KR940006090Y1

KR940006090Y1 - 히스테리시스 특성을 갖는 비교기

Info

Publication number: KR940006090Y1
Application number: KR2019890002018U
Authority: KR
Inventors: 최광호
Original assignee: 주식회사 금성일렉트론; 최근선
Priority date: 1989-02-27
Filing date: 1989-02-27
Publication date: 1994-09-08
Also published as: KR900016283U

Abstract

내용 없음.

Description

히스테리시스 특성을 갖는 비교기

제1a도는 종래의 히스테리시스 특성을 갖는 비교기 회로도, b도는 종래의 비교기의 히스테리시스 특성 상태도.

제2a도는 본고안의 히스테리시스 특성을 갖는 비교기 회로도, b도는 본고안에 따른 비교기의 히스테리시스 특성 상태도.

* 도면의 주요부분에 대한 부호의 설명

R1-R5 : 저항 Q1-Q12 : 트랜지스터

본 고안은 히스테리시스(Hysteresis) 특성을 갖는 비교기에 관한 것으로, 특히 트랜지스터의 베이스-에미터 전압(V_BE)을 이용하여 히스테리시스 특성을 얻도록 하므로써 그 특성이 바이어스(Bias) 변화에 대해 매우 안정한 히스테리시스 특성을 갖는 비교기에 관한 것이다.

제1a도는 종래의 히스테리시스 특성을 갖는 비교기 회로도로서 이에 도시된 바와 같이, 전압(Vcc)이 인가된 저항(R₁)의 타측을 콜렉터가 전원(Vcc)에 접속된 트랜지스터(Q₃)의 베이스에 접속함과 아울러 저항(R₂)의 일측에 접속하여 그 저항(R₂)의 타측이 콜렉터에 접속된 트랜지스터(Q₁)의 베이스에 입력 전원(Vin)을 인가하고, 베이스에 바이어스 전압(V_Bias)이 인가된 트랜지스터(Q₄)(Q₅)의 에미터를 저항(R₄)(R₅)를 각기 통해 접지하며, 상기 트랜지스터(Q₃)의 에미터를 저항(R₆)을 통해 상기 트랜지스터(Q₅)의 콜렉터에 접속함과 아울러 에미터가 상기 트랜지스터(Q₁)의 에미터 및 트랜지스터(Q₄)의 콜렉터에 공통 접속된 트랜지스터(Q₂)의 베이스에 접속하고, 상기 트랜지스터(Q₂)의 콜렉터에 일측에 전원(Vcc)이 인가된 저항(R₃)의 타측을 접속하여 그 접속점이 출력단(Vout)이 되게 구성된 것으로, 상기 트랜지스터(Q₁)(Q₂)(Q₄)로 차동 증폭단을 구성하게 된다.

상기 트랜지스터(Q₂)의 베이스 전위는 레퍼런스 전압(V_REF)이다.

이와 같이 구성된 종래의 히스테리시스 특성을 갖는 비교기의 동작을 설명하면 다음과 같다.

먼저 바이어스 전원(V_Bias)이 베이스에 인가된 트랜지스터(Q₄)(Q₅)가 "온"되어 전류원으로 동작할 때 입력 전압(Vin)의 레벨이 레퍼런스 전압(V_REF)보다 낮은 경우 차동 증폭단에서 트랜지스터(Q₁)는 "오프"가 되고 트랜지스터(Q2)는 "온"되므로 출력 전압(Vout)은 "로우"상태가 된다.

이때, 저항(R₁)을 통해 전원(Vcc)이 베이스에 인가된 트랜지스터(Q₃)가 "온"되므로 차동 증폭단의 트랜지스터(Q₂)의 베이스에 인가되는 레퍼런스 전압(V_REF)은 아래와 같은 식으로 나타나게 된다.

V_REF=Vcc-VBE(Q₃)-I₁R₆

또한, 입력 전압(Vin)의 레벨이 레퍼런스 전압(V_REF)보다 높은 경우에는 차동 증폭단에서 트랜지스터(Q₁)는 "온"되고 트랜지스터(Q₂)는 "오프"되므로 출력 전압(Vout)은 "하이" 상태가 된다.

이때, 트랜지스터(Q₁)가 "온"되어 트랜지스터(Q₃)의 베이스에 저항(R₁)(R₂)의 접속점 전압이 인가되므로 차동 증폭단의 트랜지스터(Q₂)의 베이스에 인가되는 레퍼런스 전압(V_REF)은 아래와 같은 식으로 표시된다.

V_REF=Vcc-VBE(Q₃)-I₁R₆

즉, 입력 전압(Vin)의 크기에 따라 출력 전압(Vout)의 레벨이 "하이"인 경우와 "로우"인 경우 레퍼런스 전압(V_REF)의 차는 IR₁만큼 발생하는데, 상기 레퍼런스 전압(V_REF)의 변화에 의해 비교기는 제1b도와 같은 히스테리시스 특성을 가지게 된다.

이때, 히스테리시스의 폭(W_H)은 아래와 같은 식으로 표시된다.

WH=IR₁=R₁/R₄{V_Bias-V_B(Q₄)}

따라서, 종래 비교기의 히스테리시스 특성의 폭(W_H)은 R₁/R₄{V_Bias-V_B(Q₄)}으로서 바이어스 전압의 변화에 직접적인 영향을 받게 되어 정교한 히스테리리스 특성을 얻는데, 어려움이 많았다.

본 고안은 이러한 종래의 결점을 개선하기 위하여 안출된 것으로, 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

제2도는 본 고안의 히스테리시스 특성을 갖는 비교기 회로도서 이에 도시한 바와 같아, 전원(Vcc)이 인가된 저항(R₁~R₄)의 타측단이 에미터에 각기 접속된 트랜지스터(Q₁~Q₄)의 베이스에 바이어스 전압(V_Bias)을 공통 인가하고 상기 트랜지스터(Q₂)의 콜렉터에 트랜지스터(Q₆)(Q₇)의 에미터를 공통 접속하여 상기 트랜지스터(Q₆)의 베이스에 상기 트랜지스터(Q₁)의 콜렉터를 접속함과 아울러 입력 전압(Vin)이 베이스에 인가된 트랜지스터(Q₈)의 에미터를 접속하고, 상기 트랜지스터(Q₇)의 베이스에 상기 트랜지스터(Q₃)의 콜렉터와 레퍼런스 전압(V_REF)이 베이스에 인가된 트랜지스터(Q₉)의 에미터를 공통 접속하여 그 접속점에 상기 트랜지스터(Q₄)의 콜렉터가 에미터에 접속된 트랜지스터(Q₅)의 콜렉터를 접속하며, 상기 트랜지스터(Q₇)의 콜렉터에 트랜지스터(Q₁₀)의 베이스와 트랜지스터(Q₁₁)의 베이스 및 콜렉터를 공통 접속하고, 전압(Vcc)이 인가된 저항(R₅)의 타측을 상기 트랜지스터(Q₅)의 베이스에 접속함과 아울러 저항(R₈)를 통해 베이스가 상기 트랜지스터(Q₈)(Q₁₀)의 콜렉터에 공통 접속된 트랜지스터(Q₁₂)의 콜렉터에 접속하여 그 접속점을 출력단(Vout)으로 하며, 상기 트랜지스터(Q₈)(Q₉)의 콜렉터 및 트랜지스터(Q₁₀~Q₁₂)의 에미터를 접지하여 구성한 것으로, 상기 트랜지스터(Q₁₀)(Q₁₁)는 전류 미러(Current Mirror)이다.

여기서, 트랜지스터(Q₂, Q₆, Q₇, Q₁₀, Q₁₁)는 차동증폭단을 구성하고, 트랜지스터(Q₁, Q₃, Q₈, Q₉)는 차동증폭단의 입력단을 구성하며, 상기 차동증폭단의 출력인 상기 트래지스터(Q₆)의 콜렉터가 베이스에 접속된 트랜지스터(Q₁₂)와 저항(Q₅, Q₆)으로 출력단을 구성한다.

이때, 저항(R₄)과 트랜지스터(Q₄, Q₅)는 출력 전압(Vout)의 상태에 따라 트랜지스터(Q₅)의 전압(V_BE)을 변화시키므로써 출력(Vout)에 좋은 히스테리시스 특성이 나타나게 한다.

그리고, 트랜지스터(Q₁, Q₃, Q₄)는 베이스에 동일한 바이어스 전압(V_Bias)을 인가하여 전류 미러(Current Mirror)를 구성하게 되므로 각각의 저항(R₁, R₃, R₄)의 비에 의해 흐르는 전류의 양이 가변되어 진다.

이와 같이 구성한 본 고안의 동작 설명 및 작용 효과를 설명하면 다음과 같다.

트랜지스터(Q₁, Q₂, Q₃, Q₄)에 바이어스 전압(V_Bias)이 인가되어 저항(R₁~R₄)의 비에 의한 전류가 흐르는 전류원으로 동작할 때 차동증폭단의 입력단인 트랜지스터(Q₈, Q₉)의 베이스에 인가되는 입력전압(Vin)과 레퍼런스 전압(V_REF)을 비교하여 차동 증폭단의 트랜지스터(Q₆, Q₇)를 동작시키므로써 출력단(Vout)의 레벨이 변화하게 된다.

먼저, 트랜지스터(Q₈)의 베이스에 인가되는 입력전압(Vin)이 트랜지스터(Q₉)의 베이스에 인가되는 레퍼런스 전압(V_REF)보다 높으면 상기 트랜지스터(Q₈)의 턴온량이 트랜지스터(Q₉)의 턴온량보다 작으므로 차동 증폭단에서 트랜지스터(Q₆)의 베이스에 인가되는 전류보다 트랜지스터(Q₇)의 베이스에 인가되는 전류가 더 크게 된다.

이때, 차동 증폭단은 트랜지스터(Q₆)가 "오프"되고 트랜지스터(Q₇)이 "온"되므로 전류 미러인 트랜지스터(Q₁₀)(Q₁₁)도 "온"되고 전류(Io)가 상기 트랜지스터(Q₁₀)를 통해 접지로 흐르게 되므로 차동 증폭단의 출력이 "로우"가 되어 출력단의 트랜지스터(Q₁₂)는 "오프"가 된다.

따라서, 트랜지스터(Q₁₂)의 "오프"에 의해 전압(Vcc)이 저항(R₅)(R₆)을 순차적으로 통해 출력단으로 인가되므로 출력 전압(Vout)은 "하이"상태가 출력된다.

이때, 저항(R₅)을 통해 전압(Vcc)이 베이스에 인가된 트랜지스터(Q₅)가 "오프"되므로 상기 트랜지스터(Q₉)의 베이스-에미터간 전압(V_BE)은 아래와 같은 식으로 표시된다.

V_BE=V_TIn(I₂/ I₃)=V_BE(Q₈), (R₁=R₃⇒ I₁=I₂)

그리고, 트랜지스터(Q₈)의 베이스에 인가되는 입력 전압(Vin)이 트랜지스터(Q₉)의 베이스에 인가되는 입력 전압(V_REF)보다 낮아지면 상기 트랜지스터(Q₈)의 턴온량이 트랜지스터(Q₉)의 턴온량보다 커지므로 차동 증폭단에서 트랜지스터(Q₆)의 베이스에 인가되는 전류가 트랜지스터(Q₇)의 베이스에 인가되는 전류보다 더 크게된다.

이때, 차동 증폭단은 트랜지스터(Q₆)가 "온"되고 트랜지스터(Q₇)이 "오프"괴므로 전류 미러인 트랜지스터(Q₁₀)(Q₁₁)도 "오프"된다.

따라서, 전류(Io)는 트랜지스터(Q₁₂)의 베이스로 흐르게 되며 차동 증폭단의 출력은 "하이"가 되어 트랜지스터(Q₁₂)가 "온" 되므로 출력 전압(Vout)은 "로우"가"된다.

이때, 트랜지스터(R₅)가 "온"되므로 트랜지스터(Q₉)의 전류(I)는 I(Q₃)=I₂+I₃이 되어 트랜지스터(Q₉)의 베이스-에미터간 전압(V_BE)이 V_BE(Q₉)=V_TIn(^(12+13)/I_s)가 된다.

이에 따라, 입력 전압(Vin)이 레퍼런스 전압(V_REF)보다 작은 경우가 입력 전압(Vin)의 레벨이 레퍼런스 전압(V_REF)에 비해 높은 경우보다 트랜지스터(Q₉)의 전압(V_BE)이 I₃만큼 증가하게 된다.

따라서, 출력 전압(Vout)을 "로우"상태에서 다시 "하이"상태로 하기 위한 입력 전압(Vin)의 레벨은 레퍼런스 전압(V_REF)보다 α만큼 증가하게 되므로 제2b도와 같이 보다 좋은 히스테리시스 특성을 가지게 된다.

이때, α의 값은 아래와 같은 식으로 표시된다.

α=V_BE(Q₉)-V_BE(Q₈)=V_TIn(^(12+13)/I_s)- V_TIn(I₁/I_s)

만약, R4＞＞R3가 되어 I3＞＞I2라면 상기 α는 아래와 같은 식으로 표시된다.

α=V_T(Q₉) In (I₃/I₁)=V_TIn(R₁/R₄)

그러므로, 비교기의 히스테리시스 특성은 바이어스 변화에 무관하게 매우 안정된다.

이상에서와 같이 본고안은 트랜지스터(Q₉)의 전압(V_BE) 변화에 따라 히스테리시스 특성이 나타나므로 히스테리시스 특성이 바이어스의 변화에 무관하게 매우 안정된 특성이 요구되는 칩(IC)의 내부 회로에 유용하게 사용될 수 있는 효과가 있다.

Claims

전원(Vcc)에 일측단이 접속된 저항(R₁~R₄)의 타측단이 에미터가 각기 접속된 트랜지스터(Q₁~Q₄)의 베이스에 바이어스 전압(V_Bias)을 공통 인가하고, 콜렉터가 접지된 트랜지스터(Q₈)(Q₉)의 베이스에 입력 전압(Vin)과 레퍼런스 전압(V_REF)을 각기 인가하며, 상기 트랜지스터(Q₂)의 콜렉터에 트랜지스터(Q₆)(Q₇)의 에미터를 공통 접속하여 상기 트랜지스터(Q₆)의 베이스에 상기 트랜지스터(Q₁)의 콜렉터와 트랜지스터(Q₆)의 에미터를 공통 접속하고, 상기 트랜지스터(Q₇)의 베이스에 상기 트랜지스터(Q₃)의 콜렉터와 트랜지스터(Q₉)의 에미터를 공통 접속하여 그 접속점에 상기 트랜지스터(Q₄)의 콜렉터가 에미터에 접속된 트랜지스터(Q₅)의 콜렉터를 접속하며, 상기 트랜지스터(Q₇)의 콜렉터에 트랜지스터(Q₁₀)에 베이스와 트랜지스터(Q₁₁)의 베이스 및 콜렉터를 공통 접속하고 상기 트랜지스터(Q₁₀)(Q₁₁)의 에미터를 접지하며, 전압(Vcc)이 순차적으로 인가된 저항(R₅)(R₆)의 접속점을 상기 트랜지스터(Q₅)의 베이스에 접속하고, 상기 트랜지스터(Q₆)(Q₁₀)의 콜렉터가 베이스에 공통 접속된 트랜지스터(Q₁₂)의 콜렉터에 상기 저항(R₆)의 타측단을 접속하여 그 접속점이 출력단(Vout)이 되게 구성한 것을 특징으로 하는 히스테리시스 특성을 갖는 비교기.