KR940003563Y1 - 앰프단의 노이즈 피크 발생제거용 정전류 회로 - Google Patents

앰프단의 노이즈 피크 발생제거용 정전류 회로 Download PDF

Info

Publication number
KR940003563Y1
KR940003563Y1 KR2019880015978U KR880015978U KR940003563Y1 KR 940003563 Y1 KR940003563 Y1 KR 940003563Y1 KR 2019880015978 U KR2019880015978 U KR 2019880015978U KR 880015978 U KR880015978 U KR 880015978U KR 940003563 Y1 KR940003563 Y1 KR 940003563Y1
Authority
KR
South Korea
Prior art keywords
transistor
collector
base
emitter
current source
Prior art date
Application number
KR2019880015978U
Other languages
English (en)
Other versions
KR900007600U (ko
Inventor
민형기
Original Assignee
주식회사 금성사
최근선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 최근선 filed Critical 주식회사 금성사
Priority to KR2019880015978U priority Critical patent/KR940003563Y1/ko
Publication of KR900007600U publication Critical patent/KR900007600U/ko
Application granted granted Critical
Publication of KR940003563Y1 publication Critical patent/KR940003563Y1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/3432—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음.

Description

앰프단의 노이즈 피크 발생제거용 정전류 회로
제1도는 종래의 앰프단 바이어스 정전류회로도.
제2도는 앰프의 노이즈특성을 보인 설명도.
제3도는 본 고안에 따른 앰프단 바이어스 정전류회로도.
제4도는 본 고안에 정전류회로 구성에 의한 앰프노이즈의 특성도.
*도면의 주요부분에 대한 부호의 설명
Q1∼Q11: 트랜지스터 R1∼R9: 저항
AI : 앰프회로입력단 IR : 기준전류원
본 고안은 앰프(AMP)단에 입력되는 정전류회로에서 트랜지스터의 과잉 위상추이의 영향이 크게 나타남으로써, 앰프단에서의 노이즈특성이 주파수에 대해 피크(peak)현상으로 나타나는 것을 제거하기 위한 앰프단의 노이즈피크발생제거용 정전류회로에 관한 것이다.
종래의 회로구성은 제1도에 도시된 바와같이, 트랜지스터(Q2)의 에미터에 저항(R3)이 접속되며, 트랜지스터(Q3)의 에미터에 저항(R4)이 접속되어, 이 저항(R3,R4)에 전원단자(Vcc)가 접속되며, 상기 트랜지스터(Q2,Q3)의 베이스가 공통 접속되어 레터럴 트랜지스터(Q4)의 에미터에 접속되며, 트랜지스터(Q3)의 콜렉터는 레터럴 트랜지스터(Q4)의 베이스에 연결되어 기준전류원(IR)을 거쳐 레터럴 트랜지스터(Q4)의 콜렉터(Collecter)와 같이 그라운드(GND)에 접속되고, 트랜지스터(Q2)의 컬렉터는 트랜지스터(Q1)의 베이스 및 트랜지스터(Q11)의 콜렉터에 접속되며, 트랜지스터(Q11)의 에미터는 저항(R2)을 거쳐 그라운드로 접속되고, 트랜지스터(Q1)의 콜렉터는 전원단자(Vcc)에 접속됨과 아울러 그의 에미터는 트랜지스터(Q11)의 베이스 및 앰프회로입력단(AI)에 접속디며 앰프회로입력단(AI)에 병렬로 저항(R1)이 접속되어 구성된 것으로, 이 종래 회로의 동작과정을 설명한다.
제1도에서 트랜지스터(Q2),(Q3)에 의한 전류미러에 기준전류원(IR) 및 저항(R3),(R4)에 의해 전류가 결정되어서, 기준전류원(IR)에 전류가 흐르게 되는데, 이 전류미러에 통전을 위한 트랜지스터(Q2),(Q3)의 ㅔㅂ이스에 바이어스전압이 잡히게 된다.
이때 레터럴 트랜지스터(Q4)가 주파수(에미터 공통전류 이득의 크기가 "1"이 되는 주파수)특성이 적고, 도미넌트 폴(dominant pole)의 위치가 실측에 가깝게 되어, 이득이 OdB이고, 위상이 180°가 될 때 발진현상에 의한 노이즈 피크가 생기게 된다.
이러한 현상이 생기는 종래의 정류회로를 좀 더 상세하게 설명하면, 기준전류원(IR)에 전류가 흐르게 되면, 레터럴 트랜지스터(Q4)의 에미터-베이스의 P-N 접합과, 레터럴 트랜지스터(Q3)의 에미터-베이스의 P-N접합에 의해 저항(R4)을 통해, 전원단자(Vcc)의 전원에 의해 통전되어 전류가 흐르게된다. 따라서, 저항(R4) 트랜지스터(Q3) 및 기준전류원 (IR)의 통로를 통해 전류가 흐르게 되고, 레터럴 트랜지스터(Q4)가 트랜지스터(Q2,Q3)의 바이어스를 잡아준다.
상대편 커런트 미러는 저항(R4)고 저항(R3)의 비에의해 결정되고, 이에따라 에미터 면전이 6배되는 레터럴트렌지스터(Q2)의 콜럭터 전류가 결정되고, 트렌지스터(Q11)의 에미터에 접속된 저항(R2)에 의해 그 트랜지스터(Q11)의 베이스 전압이 결정되고, 트랜지스터(Q1)의 베이스 전압도 결정되어서, 앰프 회로 입력단(AI)의 바이어가 잡힌다.
이러한 회로에서 기준전류원(IR)의 전류량이 변화될 때, 레터럴 트랜지스터(Q4)가 레터럴 트랜지스터 특성상 스트레이(Stray) 캐패시턴스가 크게 되어 위상 쉬프트 현상이 많이 일어나고, 이득=OdB, 위상=180°가 될때 발진과 같은 현상이 일어나 앰프단의 바이어스 전압의 가함이 불균일해지고, 이에의해 노이즈 특성상 주파수에 따라 노이즈 피크치가 생겨 앰프 특성에 악여향을 주었다.
이러한 정전류회로는 레터럴 트랜지스터(Q4)의 β변동 및 주파수 특성상 도미넌트플의 위치가 이득이 OdB되는 점의 밖으로 나가게 되어서, 앰프단의 노이즈 특성상 피크치가 나타나 노이즈 특성이 불량해지는 문제점이 있었다.
따라서, 본 고안은 실제 앰프단의 노이즈 피크치의 발생을 제거하기 위해, 전류미터 자체를 윌슨(willson)전류원(윌슨 전류원 자체는 β의 변화에 따른 출력이 안정됨)름 사용해서 β값의 변화에 충분히 줄이고자 안출한 것으로, 이를 첨부도면을 참조하여 상세하게 설명하면 다음과 같다.
제3도는 본 고안에 따른 앰프단 바이어스 정전류 회로를 나타낸 것으로, 이에 도시한 바와같이 전원단자(Vcc)는 저항(R7,R8,R9)을 각기 통해 트랜지스터(Q6,Q7,Q8)의 에미터에 접속되고, 상기 전원단자(Vcc)는 트랜지스터(Q5)의 콜렉터에 접속되며, 트랜지스터(Q6)의 콜렉터는 레터럴 트랜지스터(Q9)의 콜렉터 및 트랜지스터(Q5)의 베이스에 접속되어, 그 접속점이 트랜지스터(Q10)의 콜렉터에 접속되고, 레터럴 트랜지스터(Q9)의 에미터는 트랜지스터(Q7)의 컬렉터에 접속됨과 아울러 트랜지스터(Q6,Q7,Q8)의 베이스에 접속되며, 레터럴 트랜지스터(Q9)의 베이스는 트랜지스터(Q8)의 컬렉터에 접속되어, 기준전류원(IR)을 통해 그라운드(GND)에 접속되고, 트랜지스터(Q5)의 베이스는 트랜지스터(Q10)의 베이스 및 앰프회로 입력단(AI)에 접속되어, 그 접속접이 저항(R5)을 통해 그라운드(GND)에 접속되며, 트랜지스터(Q10)의 에미터는 저항(R6)을 통해 그라운드(GND)에 접속되어 구성된다.
이와같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다.
기준전원(IR)의 전류변동에 따라 레터럴 트랜지스터(Q9)의 동작이 윌슨 전류원특성에의해 트랜지스터(Q8)의 콜렉터 전류가 레터럴 트랜지스터(Q9)의 베이스에 피드백하여 β의 변화량이 줄어든다. 기준전류원(IR)에 의해 레터럴 트랜지스터(Q9)의 에미터-베이스사이의 P-N 접합에 의해 트랜지스터(Q5),(Q7)의 베이스 바이어가 결정되고, 저항(R8),(R9)에 의해 전류가 결정되는데, 여기서 저항(R8),(R9)의 저항값을 동일시 하고, 저항(R7)의 저항값을 변화시켜 레터럴 트랜지스터(Q9)의 콜렉터 전류가 결정되고, 저항(R6)에 의한 전압 강하로 트랜지스터(Q10)의 에미터 전압이 결정되고, 베이스-에미터 컨넥션에 따라 P-N 접합으로 바이어스가 결정되고, 트랜지스터(Q5)의 베이스 전압도 결정되어 앰프호로 입력단(AI)의 바이어스에 노이즈의 피크치를 없앤다. 즉, 윌슨 전류원에 의해 도미넌트폴을 안쪽으로 쉬프트 시키므로 레터럴 특성이 보완되어 이득=OdB되는 점 안쪽으로 옮기고, 이에따라 발진을 방지하여 앰프단 노이즈 특성이 제4도와 같인 나타난다.
여기서, 트랜지스터의 노이즈 펙터(NF)는
이고, 이를 간략식으로 표현하면,으로, hfe의 변동을 줄여 노이즈 변화량을 일정하게 만들고, 이에따라 앰프 회로단 노이즈 특성이 일정하게 되어 주파수에 따른 노이즈 피크가 생기는 현상을 제거할 수 있게된다.
이상에서와 같이 본 고안의 정전류회로는 전류 미러에 의해 바이어스가 입력단에 생길때 레터럴 트랜지스터 특성에 따른 주파수에 대한 출력잡음 전압의 피크가 생기는 발진현상을 없애고, 정전압 공급을 통해 앰프단에의 노이즈 출력 전압의 주파수에 다른 앰프단 입력 바이어스의 정전압 공급을 통해 주파수에 따른 출력잡음 전압을 일정하게 하여주는 효과가 있다.
특히, 고주파수의 앰프단 입력 바이어스 회로에의 앰프단 바이어스 회로로 광범위하게 적용할 수 있는데, 이는 β값의 안정 및 윌슨 전류원을 사용하기 때문이며, 또한 피드백에 의해 안정성을 유지할 수 있기 때문이다.

Claims (1)

  1. 전원단자(Vcc)가 저항(R7),(R9)을 각기 통해 트랜지스터(Q5),(Q8)의 에미터에 접속되어, 그의 베이스가 트랜지스터(Q9)의 에미터에 공통 접속되고, 상기 트랜지스터(Q5)의 콜렉터가 기준전류원(IR) 및 상기 트랜지스터(Q9)의 베이스에 공통 접속되며, 상기 트랜지스터(Q6)의 콜렉터가 콜렉터에 전원단자(Vcc)가 접속된 트랜지스터(Q5)의 베이스 및 트랜지스터(Q10)의 콜렉터에 공통 접속디며, 그 트랜지스터(Q5)의 에미터가 상기 트랜지스터(Q10)의 베이스, 앰프회로 입력단(IR) 및 접지저항(R5)에 접속됨과 아울러 상기 트랜지스터(Q10)의 에미터에 접지저항(R5)이 접속되어 구성된 앰프단의 정전류 회로에 있어서, 상기 전원단자(Vcc)를 저항(R5)을 통해 트랜지스터(Q7)의 에미터에 접속하며, 그의 베이스 및 콜렉터를 상기 트랜지스터(Q9)의 에미터에 공통 접속하고, 상기 트랜지스터(Q9)의 콜렉터를 상기 트랜지스터(Q5)의 베이스 및 트랜지스터(Q10)의 콜렉터 접속점에 접속하여 구성된 것을 특징으로 하는 앰프단의 노이즈피크발생제거용 정전류회로.
KR2019880015978U 1988-09-30 1988-09-30 앰프단의 노이즈 피크 발생제거용 정전류 회로 KR940003563Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880015978U KR940003563Y1 (ko) 1988-09-30 1988-09-30 앰프단의 노이즈 피크 발생제거용 정전류 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880015978U KR940003563Y1 (ko) 1988-09-30 1988-09-30 앰프단의 노이즈 피크 발생제거용 정전류 회로

Publications (2)

Publication Number Publication Date
KR900007600U KR900007600U (ko) 1990-04-04
KR940003563Y1 true KR940003563Y1 (ko) 1994-05-27

Family

ID=19279812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880015978U KR940003563Y1 (ko) 1988-09-30 1988-09-30 앰프단의 노이즈 피크 발생제거용 정전류 회로

Country Status (1)

Country Link
KR (1) KR940003563Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012096534A2 (ko) * 2011-01-13 2012-07-19 한국전자통신연구원 고효율 정전류 회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012096534A2 (ko) * 2011-01-13 2012-07-19 한국전자통신연구원 고효율 정전류 회로
WO2012096534A3 (ko) * 2011-01-13 2012-12-06 한국전자통신연구원 고효율 정전류 회로

Also Published As

Publication number Publication date
KR900007600U (ko) 1990-04-04

Similar Documents

Publication Publication Date Title
JP2005512376A (ja) 電流ミラー回路を使用するバイアス補償を有する増幅器
JPS6136407B2 (ko)
US4629973A (en) Current stabilizing circuit operable at low power supply voltages
JP2002198733A (ja) 発振回路
KR940003563Y1 (ko) 앰프단의 노이즈 피크 발생제거용 정전류 회로
JPH073646B2 (ja) 定電流回路
JP3483721B2 (ja) 発光ダイオード駆動回路
GB2355552A (en) Electronic circuit for supplying a reference current
US4017749A (en) Transistor circuit including source voltage ripple removal
US4417292A (en) Power amplifier protection circuit
US4300103A (en) Push-pull amplifier
JP2765257B2 (ja) 増幅回路
US4230980A (en) Bias circuit
US4117391A (en) Current stabilizing circuit
US5877655A (en) Device for limiting the output current of an operational amplifier
JPS63184408A (ja) トランジスタバイアス回路
JPH04369907A (ja) 高周波増幅回路
JP3138187B2 (ja) 基準電圧発生回路
JPH0413692Y2 (ko)
KR960011406B1 (ko) 연산트랜스콘덕턴스증폭기(ota)
KR940006090Y1 (ko) 히스테리시스 특성을 갖는 비교기
KR100190848B1 (ko) 오차 전류가 보상된 전류 미러
KR20020049761A (ko) 씨모스 밴드갭 기준전압 발생기
JP2908149B2 (ja) 演算増幅器
JP3419546B2 (ja) 正転型トランスインピーダンス回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20030417

Year of fee payment: 10

EXPY Expiration of term