KR20020049761A

KR20020049761A - 씨모스 밴드갭 기준전압 발생기

Info

Publication number: KR20020049761A
Application number: KR1020000079042A
Authority: KR
Inventors: 이정봉
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 2000-12-20
Filing date: 2000-12-20
Publication date: 2002-06-26

Abstract

본 발명은 전자회로 기술에 관한 것으로, 특히 씨모스 밴드갭 기준전압 발생기(CMOS bandgap reference voltage generator)에 관한 것이며, 공정에 따라 정해지는 밴드갭 전압에 비해 높은 전압으로 승압이 가능한 씨모스 밴드갭 기준전압 발생기를 제공하는데 그 목적이 있다. 본 발명은 씨모스 N웰 공정을 이용한 씨모스 밴드갭 기준전압 발생기에 있어서, 포지티브 입력단과 네가티브 입력단을 구비한 연산 증폭기; 상기 연산 증폭기의 상기 포지티브 입력단에 에미터가 연결되고, 접지 전원에 콜렉터가 연결된 제1 PNP 바이폴라 접합 트랜지스터; 상기 연산 증폭기의 출력단과 상기 포지티브 입력단 사이에 접속된 제1 피드백 저항기; 상기 연산 증폭기의 출력단과 상기 네가티브 입력단 사이에 접속된 제2 피드백 저항기; 상기 연산 증폭기의 네가티브 입력단에 상기 제2 피드백 저항기와 병렬로 접속된 입력 저항기; 상기 입력 저항기에 에미터가 연결되고, 상기 접지 전원에 콜렉터가 연결된 제2 PNP 바이폴라 접합 트랜지스터; 및 상기 연산 증폭기의 출력단과 상기 접지 전원 사이에 제공되며, 그 출력단이 상기 제1 및 제2 PNP 바이폴라 접합 트랜지스터의 베이스에 접속된 전압 분배기를 구비한다.

Description

씨모스 밴드갭 기준전압 발생기{A CMOS bandgap reference voltage generator}

본 발명은 전자회로 기술에 관한 것으로, 특히 씨모스 밴드갭 기준전압 발생기(CMOS bandgap reference voltage generator)에 관한 것이다.

CMOS 밴드갭 기준전압 발생기는 절대 온도(absolute temperature)에 비례하는 전압으로부터 네가티브 온도 계수(negative temperature coefficient)를 가진 포워드 바이어스(foward bias)된 PN 접합 전압을 빼줌으로써 온도의 변화나 전원 전압의 변화에 대해 일정한 전압을 출력하는 회로이다.

첨부된 도면 도 1은 종래기술에 따른 CMOS 밴드갭 기준전압 발생기의 회로도로서, 이하 이를 참조하여 설명한다.

종래기술에 따른 CMOS 밴드갭 기준전압 발생기는 연산 증폭기(OP amp)(10)와, 그 베이스와 콜렉터가 접지되며 그 에미터가 연산 증폭기(10)의 + 입력단에 연결된 PNP형 바이폴라 접합 트랜지스터(BJT)(Q1)와, 연산 증폭기(10)의 출력단과 + 입력단 사이에 접속된 피드백 저항(R1)과, 연산 증폭기(10)의 출력단과 - 입력단 사이에 접속된 피드백 저항(R2)과, 연산 증폭기(10)의 - 입력단에 피드백 저항(R2)과 병렬로 접속된 입력 저항(R2)과, 그 베이스와 콜렉터가 접지되며 그 에미터가 입력 저항(R2)에 연결된 PNP형 바이폴라 접합 트랜지스터(Q2)를 구비한다. 여기서, 바이폴라 접합 트랜지스터 Q1 및 Q2는 CMOS N웰 공정에서 적용된 기판 PNP BJT로 구현한다.

상기와 같은 종래의 CMOS 밴드갭 기준전압 발생기의 출력 전압 V_refo는 하기의 수학식 1과 같이 정의할 수 있다.

V_refo= V_EB1+ K'·ln(KT/q)

(K'=R3/R2·ln(R3/R1))

여기서, V_EB1은 PNP형 바이폴라 접합 트랜지스터(Q1)의 에미터-베이스 전압, K는 볼츠만 상수(Boltzmann's constant)를 각각 나타낸다.

그런데, 상기와 같이 계산된 종래의 CMOS 밴드갭 기준전압 발생기의 출력 전압 V_refo는 공정에 의해 1.2V 정도로 정해져 있어 1.5V 이상의 기준전압이 요구되는 회로에서는 적용하기 어려운 문제점이 있었다.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 공정에 따라 정해지는 밴드갭 전압에 비해 높은 전압으로 승압이 가능한 씨모스 밴드갭 기준전압 발생기를 제공하는데 그 목적이 있다.

도 1은 종래기술에 따른 CMOS 밴드갭 기준전압 발생기의 회로도.

도 2는 본 발명의 일 실시예에 따른 CMOS 밴드갭 기준전압 발생기의 회로도.

* 도면의 주요 부분에 대한 부호의 설명

10 : 연산 증폭기

20 : 전압 분배기

Q1, Q2 : PNP BJT

R1∼R5 : 저항

상기의 기술적 과제를 달성하기 위하여 본 발명은, 씨모스 N웰 공정을 이용한 씨모스 밴드갭 기준전압 발생기에 있어서, 포지티브 입력단과 네가티브 입력단을 구비한 연산 증폭기; 상기 연산 증폭기의 상기 포지티브 입력단에 에미터가 연결되고, 접지 전원에 콜렉터가 연결된 제1 PNP 바이폴라 접합 트랜지스터; 상기 연산 증폭기의 출력단과 상기 포지티브 입력단 사이에 접속된 제1 피드백 저항기; 상기 연산 증폭기의 출력단과 상기 네가티브 입력단 사이에 접속된 제2 피드백 저항기; 상기 연산 증폭기의 네가티브 입력단에 상기 제2 피드백 저항기와 병렬로 접속된 입력 저항기; 상기 입력 저항기에 에미터가 연결되고, 상기 접지 전원에 콜렉터가 연결된 제2 PNP 바이폴라 접합 트랜지스터; 및 상기 연산 증폭기의 출력단과 상기 접지 전원 사이에 제공되며, 그 출력단이 상기 제1 및 제2 PNP 바이폴라 접합 트랜지스터의 베이스에 접속된 전압 분배기를 구비한다.

바람직하게, 상기 전압 분배기는 그 출력단과 상기 접지전원 사이에 접속된 제1 저항기와, 그 출력단과 상기 연산 증폭기의 출력단 사이에 접속된 제2 저항기를 구비한다.

바람직하게, 상기 제1 및 제2 PNP 바이폴라 접합 트랜지스터는, 상기 씨모스 N웰 공정에서 적용된 기판 PNP 바이폴라 접합 트랜지스터로 구현된다.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.

첨부된 도면 도 2는 본 발명의 일 실시예에 따른 CMOS 밴드갭 기준전압 발생기의 회로도로서, 이해를 돕기 위하여 동일 부분에 대해서는 상기 도 1에 표기된 도면 부호와 동일한 도면 부호를 병기하였다.

본 실시예에 따른 CMOS 밴드갭 기준전압 발생기는 연산 증폭기(OP amp)(10)와, 그 콜렉터가 접지되며 그 에미터가 연산 증폭기(10)의 + 입력단에 연결된 PNP형 바이폴라 접합 트랜지스터(Q1)와, 연산 증폭기(10)의 출력단과 + 입력단 사이에 접속된 피드백 저항(R1)과, 연산 증폭기(10)의 출력단과 - 입력단 사이에 접속된 피드백 저항(R2)과, 연산 증폭기(10)의 - 입력단에 피드백 저항(R2)과 병렬로 접속된 입력 저항(R2)과, 그 콜렉터가 접지되며 그 에미터가 입력 저항(R2)에 연결된 PNP형 바이폴라 접합 트랜지스터(Q2)와, 접지 전원과 연산 증폭기(10)의 출력단 사이에 접속되며, 그 중간 탭(출력단)이 바이폴라 접합 트랜지스터 Q1 및 Q2의 베이스에 접속된 전압 분배기(20)를 구비한다.

한편, 전압 분배기(20)는 접지 전원과 중간 탭 사이에 접속된 저항(R4)과, 연산 증폭기(10)의 출력단과 중간 탭 사이에 접속된 저항(R5)로 구성된다.

즉, 본 실시예에서는 기존의 CMOS 밴드갭 기준전압 발생기의 출력단과 접지 전원 사이에 저항 2개를 추가하여 직렬로 연결하고, 그 중간 탭을 CMOS N웰 공정에서 적용된 기판 PNP BJT의 베이스에 연결하였다.

상기와 같은 CMOS 밴드갭 기준전압 발생기에서 루프 방정식을 성립시키면 하기의 수학식 2가 성립된다.

R4/(R4+R5)·V_ref= I1R1 + V_EB1

여기서, I1은 저항 R1에 흐르는 전류를 나타낸 것이며, V_EB1은 PNP형 바이폴라 접합 트랜지스터(Q1)의 에미터-베이스 전압을 나타낸 것으로, 상기 수학식 1을 정리하면, 출력 전압 V_ref를 하기의 수학식 3과 같이 정의할 수 있다.

V_ref= (1+R5/R4)·(I1R1 + V_EB1)

한편, 저항 R2에 걸리는 전압 V_R2는 하기의 수학식과 같이 정의할 수 있다.

V_R2= I2R2 = V_EB1- V_EB2

= KT/q·ln(I1/Is) - KT/q·ln(I2/Is)

= KT/q·ln(I1/I2)

= KT/q·ln(R1/R3)

상기 수학식 4를 정리하면, 하기의 수학식 5를 얻을 수 있다.

I2 = (1/R2)·KT/q·ln(R1/R3)

한편, 수학식 5를 이용하여 저항 R3에 걸리는 전압 VR3은 하기의 수학식 6과 같이 정의할 수 있다.

V_R3= I2R3 = (R3/R2)·KT/q·ln(R1/R3)

= V_R1= I1R1

그리고, 상기 수학식 6을 상기 수학식 3에 대입하면 하기의 수학식 7을 얻을 수 있다.

V_ref= (1+R5/R4)·(V_EB1+ (R3/R2)·KT/q·ln(R1/R3))

상기 수학식 7에서 (R3/R2)·ln(R1/R3)을 상기 수학식 1에서와 같이 K'로 정의하면, 하기 수학식 8이 성립된다.

V_ref= (1+R5/R4)·(V_EB1+ K'·KT/q)

상기 수학식 1을 상기 수학식 8에 대입하면 하기의 수학식 9를 얻을 수 있다.

V_ref= (1+R5/R4)·V_refo

상기 수학식 9를 참조하면, 본 실시예에 따른 CMOS 밴드갭 기준전압 발생기의 출력 전압 V_ref는 상기 도 1에 도시된 종래의 CMOS 밴드갭 기준전압 발생기의 출력 전압 V_refo는 비해 (1+R5/R4)배 만큼 승압됨을 확인할 수 있다.

즉, 본 발명에서는 종래에 비해 추가된 두 저항(R4, R5)의 저항비 만큼 승압된 출력 전압을 얻을 수 있어 1.5V 이상의 기준전압을 요구하는 회로에서도 적용할 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

전술한 본 발명의 CMOS 밴드갭 기준전압 발생기는 공정에 따라 정해지는 밴드갭 전압에 비해 높은 기준전압을 필요로 하는 회로에서도 사용할 수 있어 기준전압 발생기의 활용도를 증대시키는 효과가 있다.

Claims

씨모스 N웰 공정을 이용한 씨모스 밴드갭 기준전압 발생기에 있어서,

포지티브 입력단과 네가티브 입력단을 구비한 연산 증폭기;

상기 연산 증폭기의 상기 포지티브 입력단에 에미터가 연결되고, 접지 전원에 콜렉터가 연결된 제1 PNP 바이폴라 접합 트랜지스터;

상기 연산 증폭기의 출력단과 상기 포지티브 입력단 사이에 접속된 제1 피드백 저항기;

상기 연산 증폭기의 출력단과 상기 네가티브 입력단 사이에 접속된 제2 피드백 저항기;

상기 연산 증폭기의 네가티브 입력단에 상기 제2 피드백 저항기와 병렬로 접속된 입력 저항기;

상기 입력 저항기에 에미터가 연결되고, 상기 접지 전원에 콜렉터가 연결된 제2 PNP 바이폴라 접합 트랜지스터; 및

상기 연산 증폭기의 출력단과 상기 접지 전원 사이에 제공되며, 그 출력단이 상기 제1 및 제2 PNP 바이폴라 접합 트랜지스터의 베이스에 접속된 전압 분배기

를 구비한 씨모스 밴드갭 기준전압 발생기.
제1항에 있어서,

상기 전압 분배기는,

그 출력단과 상기 접지전원 사이에 접속된 제1 저항기와,

그 출력단과 상기 연산 증폭기의 출력단 사이에 접속된 제2 저항기를 구비하는 것을 특징으로 하는 씨모스 밴드갭 기준전압 발생기.
제1항 또는 제2항에 있어서,

상기 제1 및 제2 PNP 바이폴라 접합 트랜지스터는,

상기 씨모스 N웰 공정에서 적용된 기판 PNP 바이폴라 접합 트랜지스터로 구현된 것을 특징으로 하는 씨모스 밴드갭 기준전압 발생기.