JP3138187B2 - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JP3138187B2 JP3138187B2 JP07180803A JP18080395A JP3138187B2 JP 3138187 B2 JP3138187 B2 JP 3138187B2 JP 07180803 A JP07180803 A JP 07180803A JP 18080395 A JP18080395 A JP 18080395A JP 3138187 B2 JP3138187 B2 JP 3138187B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- current mirror
- voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electrical Variables (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、バンドギャップリフア
レンス回路から所定の基準電圧を得る基準電圧発生回路
に関する。
レンス回路から所定の基準電圧を得る基準電圧発生回路
に関する。
【０００２】
【従来の技術】この種の基準電圧発生回路の一例は図２
の回路図に示してある。図２において、１は電源電圧Ｖ
CCが加えられる端子、２は出力端子であり、トランジス
タＱ７〜Ｑ１０がバンドギャップリフアレンス回路（以
下、ＢＧ回路という）を形成する。ＢＧ回路のこのよう
な構成はよく知られており、トランジスタＱ７のエミッ
タに接続する抵抗Ｒ３、Ｒ４の値を選ぶことによりベー
スを共通接続されたトランジスタＱ７、Ｑ８のベースに
1.205 Ｖ程度の温度変化の影響を受けない電圧を得るこ
とができる。この電圧はバンドギャップ電圧（以下、Ｂ
Ｇ電圧という）といわれる。
の回路図に示してある。図２において、１は電源電圧Ｖ
CCが加えられる端子、２は出力端子であり、トランジス
タＱ７〜Ｑ１０がバンドギャップリフアレンス回路（以
下、ＢＧ回路という）を形成する。ＢＧ回路のこのよう
な構成はよく知られており、トランジスタＱ７のエミッ
タに接続する抵抗Ｒ３、Ｒ４の値を選ぶことによりベー
スを共通接続されたトランジスタＱ７、Ｑ８のベースに
1.205 Ｖ程度の温度変化の影響を受けない電圧を得るこ
とができる。この電圧はバンドギャップ電圧（以下、Ｂ
Ｇ電圧という）といわれる。
【０００３】トランジスタＱ１４、抵抗Ｒ１、Ｒ２はコ
レクタ接地増幅回路を形成しており、その抵抗Ｒ１、Ｒ
２の接続点３に加えられるＢＧ電圧から所定の基準電圧
が出力端子２に得られる。また、ダーリントン接続され
たトランジスタＱ１６、Ｑ１７はエミッタ接地増幅回路
を形成しており、抵抗Ｒ５、ダイオードＤ４はそのバイ
アス回路を形成している。Ｃ１は発振防止用のコンデン
サである。トランジスタＱ１８、Ｑ１９は端子１に接続
するカレントミラー回路を形成しており、バイアス側の
トランジスタＱ１８に接続する電流源Ｓ３の電流がトラ
ンジスタＱ１４のベース、エミッタ接地増幅回路、さら
にトランジスタＱ１５、Ｑ１３からなるカレントミラー
回路に供給される。
レクタ接地増幅回路を形成しており、その抵抗Ｒ１、Ｒ
２の接続点３に加えられるＢＧ電圧から所定の基準電圧
が出力端子２に得られる。また、ダーリントン接続され
たトランジスタＱ１６、Ｑ１７はエミッタ接地増幅回路
を形成しており、抵抗Ｒ５、ダイオードＤ４はそのバイ
アス回路を形成している。Ｃ１は発振防止用のコンデン
サである。トランジスタＱ１８、Ｑ１９は端子１に接続
するカレントミラー回路を形成しており、バイアス側の
トランジスタＱ１８に接続する電流源Ｓ３の電流がトラ
ンジスタＱ１４のベース、エミッタ接地増幅回路、さら
にトランジスタＱ１５、Ｑ１３からなるカレントミラー
回路に供給される。
【０００４】トランジスタＱ１５、Ｑ１３からなるカレ
ントミラー回路は、トランジスタＱ１１を介してＢＧ回
路へバイアス電流ＩBGを間接的に供給し、またトランジ
スタＱ１２を経てＢＧ電圧を得るトランジスタＱ７、Ｑ
８へベース電流を供給する。トランジス１１はコレクタ
をトランジスタＱ１４のエミッタ、エミッタをＢＧ回路
に夫々接続され、このカレントミラー回路からのベース
電流によってトランジスタＱ１４のエミッタからＢＧ回
路にその内部を流れるバイアス電流ＩBGを直接供給す
る。トランジスタＱ１１には、トランジスタＱ１５、Ｑ
１３からなるカレントミラー回路を介してエミッタ接地
増幅回路から正帰還動作が行われる。
ントミラー回路は、トランジスタＱ１１を介してＢＧ回
路へバイアス電流ＩBGを間接的に供給し、またトランジ
スタＱ１２を経てＢＧ電圧を得るトランジスタＱ７、Ｑ
８へベース電流を供給する。トランジス１１はコレクタ
をトランジスタＱ１４のエミッタ、エミッタをＢＧ回路
に夫々接続され、このカレントミラー回路からのベース
電流によってトランジスタＱ１４のエミッタからＢＧ回
路にその内部を流れるバイアス電流ＩBGを直接供給す
る。トランジスタＱ１１には、トランジスタＱ１５、Ｑ
１３からなるカレントミラー回路を介してエミッタ接地
増幅回路から正帰還動作が行われる。
【０００５】図４は、このように構成された従来の基準
電圧発生回路の電源電圧ＶCCと出力端子２の基準電圧Ｖ
STの状態を示す特性図である。なお、図４では４Ｖの基
準電圧ＶSTを設定する場合を示してある。基準電圧発生
回路を動作させるための電源電圧ＶCCが端子１に加えら
れ、その電圧がトランジスタＱ１４のベースエミッタ間
電圧０.6VとトランジスタＱ１９のコレクタエミッタ間
電圧0.2Vを４Ｖに加えた値、つまり４．８Ｖになると、
トランジスタＱ１４のエミッタから抵抗Ｒ１を経てトラ
ンジスタＱ７、Ｑ８のベース電流が流れる。コレクタ接
地増幅回路とエミッタ接地増幅回路はこの時に起動す
る。
電圧発生回路の電源電圧ＶCCと出力端子２の基準電圧Ｖ
STの状態を示す特性図である。なお、図４では４Ｖの基
準電圧ＶSTを設定する場合を示してある。基準電圧発生
回路を動作させるための電源電圧ＶCCが端子１に加えら
れ、その電圧がトランジスタＱ１４のベースエミッタ間
電圧０.6VとトランジスタＱ１９のコレクタエミッタ間
電圧0.2Vを４Ｖに加えた値、つまり４．８Ｖになると、
トランジスタＱ１４のエミッタから抵抗Ｒ１を経てトラ
ンジスタＱ７、Ｑ８のベース電流が流れる。コレクタ接
地増幅回路とエミッタ接地増幅回路はこの時に起動す
る。
【０００６】しかし、トランジスタＱ７、Ｑ８のベース
電流は抵抗Ｒ１による電圧降下を生ずるのでそのベース
電流は少なく、トランジスタＱ１１が完全に導通してＢ
Ｇ回路に電流を供給するに至らない。したがって、ＢＧ
回路は正常に起動しないのでＢＧ電圧が得られないし、
またエミッタ接地増幅回路の正帰還動作も不充分なの
で、電源電圧ＶCCを上昇させると基準電圧ＶSTも設定さ
れた４Ｖよりも高くなる。さらに、前記ベース電流が抵
抗Ｒ１を流れることにより生じる0.8V程度の電圧降下分
を４．８Ｖに加えた値である５．６Ｖ程度に電源電圧Ｖ
CCがなるとトランジスタＱ７、Ｑ８のベース電流も充分
多くなり、トランジスタＱ１１は接続するカレントミラ
ー回路からのベース電流によって完全に導通する。
電流は抵抗Ｒ１による電圧降下を生ずるのでそのベース
電流は少なく、トランジスタＱ１１が完全に導通してＢ
Ｇ回路に電流を供給するに至らない。したがって、ＢＧ
回路は正常に起動しないのでＢＧ電圧が得られないし、
またエミッタ接地増幅回路の正帰還動作も不充分なの
で、電源電圧ＶCCを上昇させると基準電圧ＶSTも設定さ
れた４Ｖよりも高くなる。さらに、前記ベース電流が抵
抗Ｒ１を流れることにより生じる0.8V程度の電圧降下分
を４．８Ｖに加えた値である５．６Ｖ程度に電源電圧Ｖ
CCがなるとトランジスタＱ７、Ｑ８のベース電流も充分
多くなり、トランジスタＱ１１は接続するカレントミラ
ー回路からのベース電流によって完全に導通する。
【０００７】そして、トランジスタＱ１４のエミッタか
らの電流がＢＧ回路へバイアス電流ＩBGとして供給さ
れ、またトランジスタＱ１２を経て該カレントミラー回
路からＢＧ電圧を得るトランジスタＱ７、Ｑ８へのベー
ス電流が供給される。ここで初めてＢＧ回路は正常に起
動しＢＧ電圧が接続点３に得られ、出力端子２には設定
された４Ｖの基準電圧ＶSTを得ることができる。
らの電流がＢＧ回路へバイアス電流ＩBGとして供給さ
れ、またトランジスタＱ１２を経て該カレントミラー回
路からＢＧ電圧を得るトランジスタＱ７、Ｑ８へのベー
ス電流が供給される。ここで初めてＢＧ回路は正常に起
動しＢＧ電圧が接続点３に得られ、出力端子２には設定
された４Ｖの基準電圧ＶSTを得ることができる。
【０００８】従来の基準電圧発生回路は、設定された所
定の基準電圧ＶSTが得られるまでに設定値よりも一度こ
ぶ状に高くなる。また、電源電圧ＶCCを基準電圧よりも
かなり高くする必要がある。基準電圧発生回路は正確な
基準電圧を本来要求されるので、他の回路に接続して用
いる場合に設定値よりも一次的に高くなることは望まし
くない。また、集積回路では低い電源電圧が要求され
る。
定の基準電圧ＶSTが得られるまでに設定値よりも一度こ
ぶ状に高くなる。また、電源電圧ＶCCを基準電圧よりも
かなり高くする必要がある。基準電圧発生回路は正確な
基準電圧を本来要求されるので、他の回路に接続して用
いる場合に設定値よりも一次的に高くなることは望まし
くない。また、集積回路では低い電源電圧が要求され
る。
【０００９】
【発明が解決しようとする課題】本発明の課題は、起動
時にＢＧ回路の正常な起動の遅れによって基準電圧が設
定値よりも一次的に高くなる変動を防ぐことができ、し
かも電源電圧を低くできる基準電圧発生回路を提供する
ことにある。
時にＢＧ回路の正常な起動の遅れによって基準電圧が設
定値よりも一次的に高くなる変動を防ぐことができ、し
かも電源電圧を低くできる基準電圧発生回路を提供する
ことにある。
【００１０】
【課題を解決するための手段】本発明の基準電圧発生回
路は、バンドギャップリフアレンス回路、増幅回路、第
１、第２、第３のカレントミラー回路を有し、バンドギ
ャップリフアレンス回路はバンドギャップ電圧をベース
に得る二つのトランジスタを有し、増幅回路はダーリン
トン接続され、バンドギャップリフアレンス回路のバイ
アス電流の変化分を増幅するエミッタ接地増幅回路、お
よび負荷として複数の抵抗を接続されその抵抗間にバン
ドギャップ電圧を加えられ、出力として所定の基準電圧
を得るコレクタ接地増幅回路からなり、第１と第２のカ
レントミラー回路は夫々二つの出力トランジスタを有
し、第１のカレントミラー回路は電源電圧に接続し、そ
の第１出力トランジスタは第２のカレントミラー回路の
第１出力トランジスタに接続すると共に、バンドギャッ
プリフアレンス回路のバンドギャップ電圧を得るトラン
ジスタのベースにダイオードを経て接続して起動回路を
形成しており、第２出力トランジスタはエミッタ接地増
幅回路に負荷として接続すると共に、コレクタ接地増幅
回路を形成するトランジスタのベースおよび第３のカレ
ントミラー回路に接続し、第２のカレントミラー回路の
バイアス側のトランジスタとその第２出力トランジスタ
はエミッタ接地増幅回路にバイアス回路として接続さ
れ、第３のカレントミラー回路はバンドギャップリフア
レンス回路に接続し、そのバイアス電流とバンドギャッ
プ電圧を得るトランジスタのベース電流を供給すること
を特徴とする。
路は、バンドギャップリフアレンス回路、増幅回路、第
１、第２、第３のカレントミラー回路を有し、バンドギ
ャップリフアレンス回路はバンドギャップ電圧をベース
に得る二つのトランジスタを有し、増幅回路はダーリン
トン接続され、バンドギャップリフアレンス回路のバイ
アス電流の変化分を増幅するエミッタ接地増幅回路、お
よび負荷として複数の抵抗を接続されその抵抗間にバン
ドギャップ電圧を加えられ、出力として所定の基準電圧
を得るコレクタ接地増幅回路からなり、第１と第２のカ
レントミラー回路は夫々二つの出力トランジスタを有
し、第１のカレントミラー回路は電源電圧に接続し、そ
の第１出力トランジスタは第２のカレントミラー回路の
第１出力トランジスタに接続すると共に、バンドギャッ
プリフアレンス回路のバンドギャップ電圧を得るトラン
ジスタのベースにダイオードを経て接続して起動回路を
形成しており、第２出力トランジスタはエミッタ接地増
幅回路に負荷として接続すると共に、コレクタ接地増幅
回路を形成するトランジスタのベースおよび第３のカレ
ントミラー回路に接続し、第２のカレントミラー回路の
バイアス側のトランジスタとその第２出力トランジスタ
はエミッタ接地増幅回路にバイアス回路として接続さ
れ、第３のカレントミラー回路はバンドギャップリフア
レンス回路に接続し、そのバイアス電流とバンドギャッ
プ電圧を得るトランジスタのベース電流を供給すること
を特徴とする。
【００１１】
【作用】ＢＧ回路の起動回路を第１と第２のカレントミ
ラー回路を利用して設け、ＢＧ回路を速やかに起動する
ように形成してある。
ラー回路を利用して設け、ＢＧ回路を速やかに起動する
ように形成してある。
【００１２】
【実施例】以下、本発明の基準電圧発生回路の実施例を
示す回路図である図１を参照しながら説明する。なお、
図２と同一部分は同じ符号を付与してある。図１におい
て、トランジスタＱ１、Ｑ２、Ｑ３は第１のカレントミ
ラー回路１１、トランジスタＱ４、Ｑ５、Ｑ６は第２の
カレントミラー回路１２を形成しており、トランジスタ
Ｑ１、Ｑ５が夫々のカレントミラー回路のバイアス側の
トランジスタである。ダーリントン接続されたトランジ
スタＱ１６、Ｑ１７はエミッタ接地増幅回路、トランジ
スタＱ１４、抵抗Ｒ１、Ｒ２はコレクタ接地増幅回路を
夫々形成し、増幅回路はこの両方の増幅回路から形成さ
れる。
示す回路図である図１を参照しながら説明する。なお、
図２と同一部分は同じ符号を付与してある。図１におい
て、トランジスタＱ１、Ｑ２、Ｑ３は第１のカレントミ
ラー回路１１、トランジスタＱ４、Ｑ５、Ｑ６は第２の
カレントミラー回路１２を形成しており、トランジスタ
Ｑ１、Ｑ５が夫々のカレントミラー回路のバイアス側の
トランジスタである。ダーリントン接続されたトランジ
スタＱ１６、Ｑ１７はエミッタ接地増幅回路、トランジ
スタＱ１４、抵抗Ｒ１、Ｒ２はコレクタ接地増幅回路を
夫々形成し、増幅回路はこの両方の増幅回路から形成さ
れる。
【００１３】トランジスタＱ１５、Ｑ１３は図１では第
３のカレントミラー回路１３を形成している。トランジ
スタＱ７、Ｑ８、Ｑ９、Ｑ１０はＢＧ回路を形成し、ト
ランジスタＱ７、Ｑ８はＢＧ電圧がベースに得られるト
ランジスタであり、そのベースはコレクタ接地増幅回路
の抵抗Ｒ１、Ｒ２の接続点３に接続される。カレントミ
ラー回路を形成するトランジスタＱ９、Ｑ１０はＢＧ回
路内のトランジスタＱ７、Ｑ８にバイアス電流ＩBGを流
す電流源の役割をする。
３のカレントミラー回路１３を形成している。トランジ
スタＱ７、Ｑ８、Ｑ９、Ｑ１０はＢＧ回路を形成し、ト
ランジスタＱ７、Ｑ８はＢＧ電圧がベースに得られるト
ランジスタであり、そのベースはコレクタ接地増幅回路
の抵抗Ｒ１、Ｒ２の接続点３に接続される。カレントミ
ラー回路を形成するトランジスタＱ９、Ｑ１０はＢＧ回
路内のトランジスタＱ７、Ｑ８にバイアス電流ＩBGを流
す電流源の役割をする。
【００１４】第１のカレントミラー回路１１を形成する
トランジスタＱ１、Ｑ２、Ｑ３のエミッタは電源電圧Ｖ
CCの加えられる端子１に接続される。第１出力トランジ
スタＱ２のコレクタは第２のカレントミラー回路１２の
第１出力トランジスタＱ４のコレクタに接続され、また
ダイオードＤ１を経てＢＧ回路のＢＧ電圧を得るトラン
ジスタＱ７、Ｑ８のベースに接続される。そして、ＢＧ
回路の起動回路を形成する。
トランジスタＱ１、Ｑ２、Ｑ３のエミッタは電源電圧Ｖ
CCの加えられる端子１に接続される。第１出力トランジ
スタＱ２のコレクタは第２のカレントミラー回路１２の
第１出力トランジスタＱ４のコレクタに接続され、また
ダイオードＤ１を経てＢＧ回路のＢＧ電圧を得るトラン
ジスタＱ７、Ｑ８のベースに接続される。そして、ＢＧ
回路の起動回路を形成する。
【００１５】第２出力トランジスタＱ３は負荷としてエ
ミッタ接地増幅回路に接続されると共に第２のカレント
ミラー回路１２のバイアス側のトランジスタＱ５のコレ
クタに接続され、さらに第３のカレントミラー回路１３
とコレクタ接地増幅回路のトランジスタＱ１４のベース
に接続される。第２のカレントミラー回路１２の第２出
力トランジスタＱ６のコレクタはダーリントン接続され
たトランジスタＱ１６のエミッタに接続される。第２の
カレントミラー回路１２のトランジスタＱ４、Ｑ５、Ｑ
６のエミッタはいずれも接地されており、トランジスタ
Ｑ５、Ｑ６はエミッタ接地増幅回路のバイアス回路の役
割をする。
ミッタ接地増幅回路に接続されると共に第２のカレント
ミラー回路１２のバイアス側のトランジスタＱ５のコレ
クタに接続され、さらに第３のカレントミラー回路１３
とコレクタ接地増幅回路のトランジスタＱ１４のベース
に接続される。第２のカレントミラー回路１２の第２出
力トランジスタＱ６のコレクタはダーリントン接続され
たトランジスタＱ１６のエミッタに接続される。第２の
カレントミラー回路１２のトランジスタＱ４、Ｑ５、Ｑ
６のエミッタはいずれも接地されており、トランジスタ
Ｑ５、Ｑ６はエミッタ接地増幅回路のバイアス回路の役
割をする。
【００１６】第３のカレントミラー回路１３はバイアス
側のトランジスタＱ１５のコレクタがトランジスタＱ１
１のベースに接続する。出力トランジスタＱ１３のコレ
クタはトランジスタＱ１２のエミッタに接続する。トラ
ンジスタＱ１１のコレクタはトランジスタＱ１４のエミ
ッタに接続し、エミッタはＢＧ回路のカレントミラー回
路に接続する。トランジスタＱ１２のコレクタはトラン
ジスタＱ７、Ｑ８のベースに接続し、ベースはトランジ
スタＱ１１のエミッタに接続する。トランジスタＱ１２
は、アーリー効果によってトランジスタＱ１３の電流増
幅率が変化することを防ぐ役割をするが、除かれる場合
もある。
側のトランジスタＱ１５のコレクタがトランジスタＱ１
１のベースに接続する。出力トランジスタＱ１３のコレ
クタはトランジスタＱ１２のエミッタに接続する。トラ
ンジスタＱ１１のコレクタはトランジスタＱ１４のエミ
ッタに接続し、エミッタはＢＧ回路のカレントミラー回
路に接続する。トランジスタＱ１２のコレクタはトラン
ジスタＱ７、Ｑ８のベースに接続し、ベースはトランジ
スタＱ１１のエミッタに接続する。トランジスタＱ１２
は、アーリー効果によってトランジスタＱ１３の電流増
幅率が変化することを防ぐ役割をするが、除かれる場合
もある。
【００１７】トランジスタＱ３、Ｑ４のエミッタはマル
チエミッタであり、そのコレクタ電流は第１と第２のカ
レントミラー回路１１、１２を形成する他のトランジス
タのコレクタ電流を１とすると夫々３、２の割合であ
る。ＢＧ回路のトランジスタＱ７のエミッタもマルチエ
ミッタであるが、そのコレクタ電流はトランジスタＱ６
のコレクタ電流と等しく、ＢＧ回路のバイアス電流ＩBG
となる。
チエミッタであり、そのコレクタ電流は第１と第２のカ
レントミラー回路１１、１２を形成する他のトランジス
タのコレクタ電流を１とすると夫々３、２の割合であ
る。ＢＧ回路のトランジスタＱ７のエミッタもマルチエ
ミッタであるが、そのコレクタ電流はトランジスタＱ６
のコレクタ電流と等しく、ＢＧ回路のバイアス電流ＩBG
となる。
【００１８】なお、Ｓ２は第１のカレントミラー回路１
１の電流を設定する電流源である。また、コレクタを端
子１に接続し、エミッタをトランジスタＱ４のコレクタ
に接続されたトランジスタＱ１８はトランジスタＱ４の
飽和を防ぐ役割をし、ベースには電流源Ｓ１、ダイオー
ドＤ２、Ｄ３によって設定される定電圧が加えられる。
１の電流を設定する電流源である。また、コレクタを端
子１に接続し、エミッタをトランジスタＱ４のコレクタ
に接続されたトランジスタＱ１８はトランジスタＱ４の
飽和を防ぐ役割をし、ベースには電流源Ｓ１、ダイオー
ドＤ２、Ｄ３によって設定される定電圧が加えられる。
【００１９】このように構成された基準電圧発生回路の
動作を基準電圧ＶSTと電源電圧ＶCCの関係を示す図３を
参照しながら次に説明する。なお、基準電圧ＶSTは４Ｖ
に設定する場合を示してある。基準電圧発生回路を動作
させるために端子１に電源電圧ＶCCが加えられ、第１の
カレントミラー回路１１に電流が発生すると、第１出力
トランジスタＱ２のコレクタ電流はダイオードＤ１を経
てＢＧ電圧を得るトランジスタＱ７、Ｑ８にベース電流
として流れる。このベース電流は図２の場合と異なり、
途中で抵抗による電圧降下を生じないからトランジスタ
Ｑ７、Ｑ８を導通するに充分な電流であり、ＢＧ回路の
内部のトランジスタＱ９、Ｑ１０からなるカレントミラ
ー回路にバイアス電流ＩBGを発生させようとする。
動作を基準電圧ＶSTと電源電圧ＶCCの関係を示す図３を
参照しながら次に説明する。なお、基準電圧ＶSTは４Ｖ
に設定する場合を示してある。基準電圧発生回路を動作
させるために端子１に電源電圧ＶCCが加えられ、第１の
カレントミラー回路１１に電流が発生すると、第１出力
トランジスタＱ２のコレクタ電流はダイオードＤ１を経
てＢＧ電圧を得るトランジスタＱ７、Ｑ８にベース電流
として流れる。このベース電流は図２の場合と異なり、
途中で抵抗による電圧降下を生じないからトランジスタ
Ｑ７、Ｑ８を導通するに充分な電流であり、ＢＧ回路の
内部のトランジスタＱ９、Ｑ１０からなるカレントミラ
ー回路にバイアス電流ＩBGを発生させようとする。
【００２０】このことにより、トランジスタＱ１１は第
３のカレントミラー回路からのベース電流により直ちに
導通する。そして、トランジスタＱ１４のエミッタから
の電流をＢＧ回路の内部のカレントミラー回路に流し、
該カレントミラー回路はバイアス電流ＩBGを発生する。
このバイアス電流ＩBGの変化分はダーリントン接続され
たエミッタ接地増幅回路で増幅され、第３のカレントミ
ラー回路１３を経てトランジスタＱ１１に正帰還され
る。したがって、ＢＧ回路は瞬時に正常な起動状態にな
る。正常な起動状態ではＢＧ電圧が得られ、出力端子２
には４Ｖの基準電圧ＶSTが得られる。
３のカレントミラー回路からのベース電流により直ちに
導通する。そして、トランジスタＱ１４のエミッタから
の電流をＢＧ回路の内部のカレントミラー回路に流し、
該カレントミラー回路はバイアス電流ＩBGを発生する。
このバイアス電流ＩBGの変化分はダーリントン接続され
たエミッタ接地増幅回路で増幅され、第３のカレントミ
ラー回路１３を経てトランジスタＱ１１に正帰還され
る。したがって、ＢＧ回路は瞬時に正常な起動状態にな
る。正常な起動状態ではＢＧ電圧が得られ、出力端子２
には４Ｖの基準電圧ＶSTが得られる。
【００２１】このような正常な起動状態は、トランジス
タＱ１４のベースエミッタ間電圧、トランジスタＱ３の
コレクタエミッタ間電圧を設定された４Ｖの基準電圧Ｖ
STに加えた値、つまり4.8 Ｖの電源電圧ＶCCで生ずる。
正常な起動状態になると、トランジスタＱ７、Ｑ８のベ
ース電流は第３のカレントミラー回路１３からトランジ
スタＱ１２を経て供給される。そして、第１のカレント
ミラー回路１１のトランジスタＱ２の電流は第２のカレ
ントミラー回路１２の第１出力トランジスタＱ４に流
れ、ダイオードＤ１を流れる電流はなくなる。基準電圧
発生回路はこの状態が安定に継続し設定された所定の基
準電圧ＶSTが得られる。トランジスタＱ２、ダイオード
Ｄ１、トランジスタＱ４からなる起動回路は、ＢＧ回路
の起動時のみ動作する。
タＱ１４のベースエミッタ間電圧、トランジスタＱ３の
コレクタエミッタ間電圧を設定された４Ｖの基準電圧Ｖ
STに加えた値、つまり4.8 Ｖの電源電圧ＶCCで生ずる。
正常な起動状態になると、トランジスタＱ７、Ｑ８のベ
ース電流は第３のカレントミラー回路１３からトランジ
スタＱ１２を経て供給される。そして、第１のカレント
ミラー回路１１のトランジスタＱ２の電流は第２のカレ
ントミラー回路１２の第１出力トランジスタＱ４に流
れ、ダイオードＤ１を流れる電流はなくなる。基準電圧
発生回路はこの状態が安定に継続し設定された所定の基
準電圧ＶSTが得られる。トランジスタＱ２、ダイオード
Ｄ１、トランジスタＱ４からなる起動回路は、ＢＧ回路
の起動時のみ動作する。
【００２２】なお、基準電圧ＶSTとＢＧ電圧との関係は
（１）式で表される。 ＶST＝ＢＧ・｛（Ｒ１／Ｒ２）＋１｝ （１） （１）式においてＢＧはＢＧ電圧、Ｒ１、Ｒ２は抵抗Ｒ
１、Ｒ２の抵抗値である。また、電流源Ｓ２の電流
Ｉ0 、つまり第１のカレントミラー回路１１の電流は次
のように設定される。ＩC2、ＩC3、ＩC4、ＩC5、ＩC6を
夫々トランジスタＱ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６のコレ
クタ電流、ＩD1をダイオードＤ１を流れる電流とすると
次の関係が成立する。
（１）式で表される。 ＶST＝ＢＧ・｛（Ｒ１／Ｒ２）＋１｝ （１） （１）式においてＢＧはＢＧ電圧、Ｒ１、Ｒ２は抵抗Ｒ
１、Ｒ２の抵抗値である。また、電流源Ｓ２の電流
Ｉ0 、つまり第１のカレントミラー回路１１の電流は次
のように設定される。ＩC2、ＩC3、ＩC4、ＩC5、ＩC6を
夫々トランジスタＱ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６のコレ
クタ電流、ＩD1をダイオードＤ１を流れる電流とすると
次の関係が成立する。
【００２３】 ＩC3＝ＩC5＋ＩC6＋ＩD1＝３Ｉ0 （２） ＩC2＝Ｉ0 （３） ＩC4＝２ＩC5 （４） 起動回路が起動時のみ動作するためには、（５）式の関
係が必要である。 ＩC2＜ＩC4 （５） 電流ＩC5と電流ＩC6は等しいから（６）式、（７）式、
（８）式が成立する。 Ｉ0 ＜２ＩC5 （６） Ｉ0 ＜３Ｉ0 −ＩD1 （７） ２Ｉ0 ＞ＩD1 （８） よって、（８）式が成立するように電流Ｉ0 を設定すれ
ばよい。
係が必要である。 ＩC2＜ＩC4 （５） 電流ＩC5と電流ＩC6は等しいから（６）式、（７）式、
（８）式が成立する。 Ｉ0 ＜２ＩC5 （６） Ｉ0 ＜３Ｉ0 −ＩD1 （７） ２Ｉ0 ＞ＩD1 （８） よって、（８）式が成立するように電流Ｉ0 を設定すれ
ばよい。
【００２４】
【発明の効果】以上述べたように、本発明の基準電圧発
生回路はコレクタ接地増幅回路を形成するトランジスタ
のベースエミッタ間電圧と第１のカレントミラー回路の
第２出力トランジスタのコレクタエミッタ間電圧の和だ
け電源電圧が設定された基準電圧よりも高くなると、Ｂ
Ｇ回路が直ちに正常な起動状態に入り設定された所定の
基準電圧を得ることができる。ＢＧ回路は、他の回路に
比較して起動が遅れることはない。したがって、一時的
に基準電圧がこぶ状に高くなる状態は発生しないから、
正確な電圧を要求される基準電圧発生回路には都合がよ
い。また、設定された基準電圧よりも前記したような高
い電源電圧で安定に動作することは、電源電圧を比較的
低くでき集積回路化する場合の大きな利点である。さら
に、低い電源電圧を要求する市場の要求にも合致してい
る。
生回路はコレクタ接地増幅回路を形成するトランジスタ
のベースエミッタ間電圧と第１のカレントミラー回路の
第２出力トランジスタのコレクタエミッタ間電圧の和だ
け電源電圧が設定された基準電圧よりも高くなると、Ｂ
Ｇ回路が直ちに正常な起動状態に入り設定された所定の
基準電圧を得ることができる。ＢＧ回路は、他の回路に
比較して起動が遅れることはない。したがって、一時的
に基準電圧がこぶ状に高くなる状態は発生しないから、
正確な電圧を要求される基準電圧発生回路には都合がよ
い。また、設定された基準電圧よりも前記したような高
い電源電圧で安定に動作することは、電源電圧を比較的
低くでき集積回路化する場合の大きな利点である。さら
に、低い電源電圧を要求する市場の要求にも合致してい
る。
【図１】 本発明の基準電圧発生回路の実施例を示す回
路図である。
路図である。
【図２】 従来の基準電圧発生回路の回路図である。
【図３】 本発明の基準電圧発生回路の電源電圧と基準
電圧の関係を示す特性図である。
電圧の関係を示す特性図である。
【図４】 従来の基準電圧発生回路の電源電圧と基準電
圧の関係を示す特性図である。
圧の関係を示す特性図である。
１１ 第１のカレントミラー回路 １２ 第２のカレントミラー回路 １３ 第３のカレントミラー回路
Claims (3)
- 【請求項１】 バンドギャップリフアレンス回路、増幅
回路、第１、第２、第３のカレントミラー回路を有し、
バンドギャップリフアレンス回路はバンドギャップ電圧
をベースに得る二つのトランジスタを有し、増幅回路は
ダーリントン接続され、バンドギャップリフアレンス回
路のバイアス電流の変化分を増幅するエミッタ接地増幅
回路、および負荷として複数の抵抗を接続されその抵抗
間にバンドギャップ電圧を加えられ、出力として所定の
基準電圧を得るコレクタ接地増幅回路からなり、第１と
第２のカレントミラー回路は夫々二つの出力トランジス
タを有し、第１のカレントミラー回路は電源電圧に接続
し、その第１出力トランジスタは第２のカレントミラー
回路の第１出力トランジスタに接続すると共に、バンド
ギャップリフアレンス回路のバンドギャップ電圧を得る
トランジスタのベースにダイオードを経て接続し起動回
路を形成しており、第２出力トランジスタはエミッタ接
地増幅回路に負荷として接続すると共に、コレクタ接地
増幅回路を形成するトランジスタのベースおよび第３の
カレントミラー回路に接続し、第２のカレントミラー回
路のバイアス側のトランジスタとその第２出力トランジ
スタはエミッタ接地増幅回路にバイアス回路として接続
され、第３のカレントミラー回路はバンドギャップリフ
アレンス回路に接続し、そのバイアス電流とバンドギャ
ップ電圧を得るトランジスタのベース電流を供給するこ
とを特徴とする基準電圧発生回路。 - 【請求項２】 バンドギャップリフアレンス回路、増幅
回路、第１、第２、第３のカレントミラー回路を有し、
バンドギャップリフアレンス回路はバンドギャップ電圧
をベースに得る二つのトランジスタを有し、増幅回路は
ダーリントン接続され、バンドギャップリフアレンス回
路のバイアス電流の変化分を増幅するエミッタ接地増幅
回路、および負荷として複数の抵抗を接続されその抵抗
間にバンドギャップ電圧を加えられ、出力として所定の
基準電圧を得るコレクタ接地増幅回路からなり、第１と
第２のカレントミラー回路は夫々二つの出力トランジス
タを有し、第１のカレントミラー回路は電源電圧に接続
し、その第１出力トランジスタは第２のカレントミラー
回路の第１出力トランジスタに接続すると共に、バンド
ギャップリフアレンス回路のバンドギャップ電圧を得る
トランジスタのベースにダイオードを経て接続して起動
回路を形成しており、第２出力トランジスタはエミッタ
接地増幅回路に負荷として接続すると共に第２のカレン
トミラー回路のバイアス側のトランジスタに接続し、さ
らにコレクタ接地増幅回路を形成するトランジスタのベ
ースおよび第３のカレントミラー回路に接続し、第２の
カレントミラー回路のバイアス側のトランジスタとその
第２出力トランジスタはエミッタ接地増幅回路にバイア
ス回路として接続され、第３のカレントミラー回路はバ
ンドギャップリフアレンス回路に接続し、そのバイアス
電流とバンドギャップ電圧を得るトランジスタのベース
電流を供給することを特徴とする基準電圧発生回路。 - 【請求項３】 第３のカレントミラー回路のバイアス側
のトランジスタはバンドギャップリフアレンス回路にバ
イアス電流を直接供給するトランジスタのベースに接続
し、出力トランジスタはバンドギャップ電圧を得るトラ
ンジスタのベースに接続している請求項１、請求項２の
いずれかの基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07180803A JP3138187B2 (ja) | 1995-06-23 | 1995-06-23 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07180803A JP3138187B2 (ja) | 1995-06-23 | 1995-06-23 | 基準電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH096451A JPH096451A (ja) | 1997-01-10 |
| JP3138187B2 true JP3138187B2 (ja) | 2001-02-26 |
Family
ID=16089625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07180803A Expired - Fee Related JP3138187B2 (ja) | 1995-06-23 | 1995-06-23 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3138187B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011004814A1 (ja) | 2009-07-06 | 2011-01-13 | 矢崎総業株式会社 | 電線又はケーブル |
| CN102890526B (zh) * | 2011-07-21 | 2014-08-13 | 中国科学院微电子研究所 | 一种cmos带隙基准电压源 |
-
1995
- 1995-06-23 JP JP07180803A patent/JP3138187B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH096451A (ja) | 1997-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4350904A (en) | Current source with modified temperature coefficient | |
| JPS5847723B2 (ja) | アンテイカデンゲンカイロ | |
| JP3697679B2 (ja) | 安定化電源回路 | |
| JPH0681013U (ja) | 電流源回路 | |
| JPS59108122A (ja) | 定電流発生回路 | |
| JPH0322723B2 (ja) | ||
| JPH0522929B2 (ja) | ||
| JPH04315207A (ja) | 電源回路 | |
| JP3138187B2 (ja) | 基準電圧発生回路 | |
| JP2522587B2 (ja) | 基準電圧源回路 | |
| JP2644191B2 (ja) | バッファアンプ | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| KR0139333B1 (ko) | 능동소자를 이용한 스타트업 회로 | |
| US4230980A (en) | Bias circuit | |
| US6137364A (en) | Low voltage drop integrated analog amplifier without external compensation network | |
| JPH06326526A (ja) | トランジスタの制御電流補償用回路装置 | |
| JP3400354B2 (ja) | 電流源回路 | |
| KR940002812B1 (ko) | 저전류 기동회로 | |
| JPS6373706A (ja) | 増幅回路装置 | |
| JP2568690B2 (ja) | 定電流回路 | |
| JPS6325769Y2 (ja) | ||
| JP3338219B2 (ja) | 定電流発生回路 | |
| JPH04338811A (ja) | バンドギャップ基準電圧発生回路 | |
| JPS62281019A (ja) | 安定化電源回路 | |
| KR0180459B1 (ko) | 전원 독립 및 온도 보상형 전류원 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |