KR860001362Y1 - 전류원을 이용한 리세트 회로 - Google Patents

전류원을 이용한 리세트 회로 Download PDF

Info

Publication number
KR860001362Y1
KR860001362Y1 KR2019840006515U KR840006515U KR860001362Y1 KR 860001362 Y1 KR860001362 Y1 KR 860001362Y1 KR 2019840006515 U KR2019840006515 U KR 2019840006515U KR 840006515 U KR840006515 U KR 840006515U KR 860001362 Y1 KR860001362 Y1 KR 860001362Y1
Authority
KR
South Korea
Prior art keywords
reset circuit
transistor
circuit
current source
current
Prior art date
Application number
KR2019840006515U
Other languages
English (en)
Other versions
KR860002070U (ko
Inventor
권혁한
Original Assignee
주식회사금성사
허신구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사금성사, 허신구 filed Critical 주식회사금성사
Priority to KR2019840006515U priority Critical patent/KR860001362Y1/ko
Publication of KR860002070U publication Critical patent/KR860002070U/ko
Application granted granted Critical
Publication of KR860001362Y1 publication Critical patent/KR860001362Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape

Landscapes

  • Electronic Switches (AREA)

Abstract

내용 없음.

Description

전류원을 이용한 리세트 회로
제1도는 본 고안의 회로도.
제2도는 본 고안의 파형도.
제3도는 종래의 회로도.
* 도면의 주요부분에 대한 부호의 설명
Q1, Q2: 전류 제한용 트랜지스터 R1, R2: 전류 조정용 저항
본 고안은 집적 회로내에 리세트 회로를 집적 시킬때, 저항이나 개페시터의(개페시터의 집적회로화는 용량에 따라 비교적 큰 면적을 점유한다)용량값이 커져서 집적화의 면적을 많이 차지하게 되고, 이러므로서 집적회로의 소형화를 이루기 어려운 문제를 해결하려는 리세트 회로에 관한 것이다.
종래에는 제3도와 같이 저항(R4)과 캐페시터(C2), 컴페레이터용 트랜지스터 (Q3), 저항(R3)으로 리세트 회로를 구성하는데, 여기서, 리세트시간 T는 T=R4×C2(: 상수=0.1~1)로 나타난다. 그러므로 이를 집적화 하려 할때는 소정의 리세트 시간(T)에 맞추기 위한 상기 저항(R4), 캐페시터(C2)의 값이 매우 커져서 집적 회로화가 어렵다는 문제점이 있는 것이다.
본 고안은 이러한 문제점을 해소 하고자 안출한 것인데 이는 기존의 컴페레이터용 트랜지스터(Q3)의 전단에 와이들러(Widlar)전류원용 트랜지스터(Q1),(Q2)를 이용하여 리세트 회로의 집적화가 가능토록 하려는 목적이 있다.
이하에서 이를 상세히 설명하면 다음과 같다.
기존의 저항(R3), 트랜지스터(Q3)로 이뤄진 리세트 회로 드라이브단(1)의 베이스 입력 전단에 트랜지스터(Q2)의 컬렉터단과 컨덴서(C1)를 연결하고, 상기 트랜지스터(Q2)의 에미터단에 저항(R2)을 거쳐 전원단을 연결 하고, 이 트랜지스터(Q2)의 베이스단에 트랜지스터(Q1)를 연결하며 이의 컬렉터단에 저항(R1)을 연결하여서 된 것이다.
미설명 부호 Vcc는 직류 전원, Vout는 출력단이다. 이러한 구성의 본 고안은 트랜지스터(Q1)의 컬렉터전류(I1) 및 트랜지스터(Q2)의 컬렉터 전류(I2)와의 관계는 다음과 같이 이뤄진다.
즉,
VT: 서멀(Thermal) 전압(25mV)
Vcc=VBE+I1R1--(2)
VBE: 트랜지스터 베이스 에미터 전압(약 0.6V)
위 식(1)과 (2)에서 트랜지스터(Q2)의 컬렉터전류(I2)를 구할수 있고, 이때, 저항(R1,R2)값을 적당히 조정하면 상기 트랜지스터(Q2)의 컬렉터 전류(I2)를 1㎂이하의 매우 적은 값으로 할수 있다.
그러므로, 상기 전류(I2)는 캐페시터(C1)를 직접 충전 시키는데 소용 되는 것이고, 이때의 전압은 제2도의(a)와 같다.
즉,
t=시간
로서, V가 증가하면 컴페레이터용 트랜지스터(Q3)와 저항(R3)에 의한 드레스 홀드 전압(VTH)보다 베이스입력이 커질때 제2b도와 같이 리세트 신호가 발생하는 것이다.
따라서, 상기 트랜지스터(Q2)의 컬렉터 전류인 I2이 값이 매우 적을수록 개페시터(C1)의 용량값이 매우 적어지게 되고, 이러므로서 리세트 회로의 집적 회로화가 실용 가능한 것이다.
이러한 본 고안은 기존의 리세트 회로를 수정하여 이에 전류 제한용 회로를 적용 하므로서 이러한 회로의 집적 회로화를 비교적 용이하게 할수 있고 이러한 회로의 이용 가치를 현저히 상승시킨 유익한 특징이 있다.

Claims (1)

  1. 기존의 리세트 회로에서 드라이브단(1)의 컴페레이터용 트랜지스터(Q3)에 있어서, 이의 베이스 입력전단에 적어도 2이상의 전류 제한용 트랜지스터(Q1,Q2)를 연결하고, 이의 제 1,2출력 전류(I1,I2)를 상호 조정하는 저항(R1,R2)을 각기 연결하며, 이중 제2의 출력 전류(I2)가 비교적 적은 값을 가지도록 하므로서 개페시터(C1)용량을 적게하도록 연결하여 리세트 회로의 실용적인 집적 회로화가 가능하도록 함을 특징으로 하는 전류원을 이용한 리세트 회로.
KR2019840006515U 1984-07-09 1984-07-09 전류원을 이용한 리세트 회로 KR860001362Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019840006515U KR860001362Y1 (ko) 1984-07-09 1984-07-09 전류원을 이용한 리세트 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019840006515U KR860001362Y1 (ko) 1984-07-09 1984-07-09 전류원을 이용한 리세트 회로

Publications (2)

Publication Number Publication Date
KR860002070U KR860002070U (ko) 1986-03-15
KR860001362Y1 true KR860001362Y1 (ko) 1986-07-02

Family

ID=19235853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019840006515U KR860001362Y1 (ko) 1984-07-09 1984-07-09 전류원을 이용한 리세트 회로

Country Status (1)

Country Link
KR (1) KR860001362Y1 (ko)

Also Published As

Publication number Publication date
KR860002070U (ko) 1986-03-15

Similar Documents

Publication Publication Date Title
US4611136A (en) Signal delay generating circuit
US4667118A (en) Monostable multivibrator
JPH0287819A (ja) ＢｉＣＭＯＳ論理回路
KR860001362Y1 (ko) 전류원을 이용한 리세트 회로
EP0092145B1 (en) Transistor circuit
JPS57135370A (en) Level detecting circuit
JPS57204611A (en) Voltage follower circuit
KR890005978A (ko) 순차동작 차동 전류 증폭기
US4613776A (en) Voltage to current conversion circuit
JPH0622325B2 (ja) レベル変換回路
KR890005519Y1 (ko) 히스테리시스를 갖는 논리회로
KR960000214Y1 (ko) B+ 전원 시간지연 회로
JPH0321082Y2 (ko)
KR890006152Y1 (ko) 정전압 회로
JPS6016983Y2 (ja) リセツト回路
SU675582A1 (ru) Генератор тока
JPH0339942Y2 (ko)
JP2829773B2 (ja) コンパレータ回路
SU1205264A1 (ru) Генератор напр жени треугольной формы
KR870001208Y1 (ko) 스텝 모우터 전류응답속도 개선회로
KR880002864Y1 (ko) 시간 지연회로
KR930003012Y1 (ko) 베이스전류 보상형 전류미러회로
JPH0438590Y2 (ko)
SU1185576A1 (ru) Конвертор отрицательного сопротивлени
KR950006744B1 (ko) 전압 스위치

Legal Events

Date Code Title Description
A201 Request for examination
O032 Opposition [utility model]: request for opposition
O121 Withdrawal of opposition [utility model]
E701 Decision to grant or registration of patent right
O071 Decision to grant registration after opposition [utility model]: decision to grant registration
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19910103

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee