JPS6016983Y2 - リセツト回路 - Google Patents
リセツト回路Info
- Publication number
- JPS6016983Y2 JPS6016983Y2 JP6159384U JP6159384U JPS6016983Y2 JP S6016983 Y2 JPS6016983 Y2 JP S6016983Y2 JP 6159384 U JP6159384 U JP 6159384U JP 6159384 U JP6159384 U JP 6159384U JP S6016983 Y2 JPS6016983 Y2 JP S6016983Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reset
- terminal
- power
- reset signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
本考案は電源の投入によってリセット出力を生じるリセ
ット回路に関するものである。
ット回路に関するものである。
一般に、電源投入によって初期リセットを行なう回路と
しては第1図のものが用いられている。
しては第1図のものが用いられている。
この動作について述べると、端子Aに第2図Aのごとく
電源が投入されると、コンデンサC1および低抗R1の
時定数によって端子Bには第2図Bのごとく電圧が生じ
る。
電源が投入されると、コンデンサC1および低抗R1の
時定数によって端子Bには第2図Bのごとく電圧が生じ
る。
この電圧がインバータ■1のスレッショルドレベルVt
h以上の間はその出力は“0”で、スレッショルドレベ
ルVthヲ!エルと第2図Cのごとく“1゛に反転する
ため、インバータIの出力端子りからは第2図りのごと
くリセット信号が生じるものである。
h以上の間はその出力は“0”で、スレッショルドレベ
ルVthヲ!エルと第2図Cのごとく“1゛に反転する
ため、インバータIの出力端子りからは第2図りのごと
くリセット信号が生じるものである。
第2図EはコンデンサCの両端電圧を示したものである
。
。
以上の構成によると、一旦電源を遮断した後直ちに電源
を投入した場合に、リセット信号が得られないことがあ
る。
を投入した場合に、リセット信号が得られないことがあ
る。
すなわち、断言を遮断してコンデンサCが十分放電しき
らないうちに再び電源が投入されると、端子Bの電圧が
第2図BのようにスレッショルドレベルVthに達しな
いため、第2図Cのごとく端子CがインバータI2のス
レッショルドレベルに達する前に“1゛になってしまう
ため、端子りからリセット信号が発生せず、初期リセッ
トが行なわれないものである。
らないうちに再び電源が投入されると、端子Bの電圧が
第2図BのようにスレッショルドレベルVthに達しな
いため、第2図Cのごとく端子CがインバータI2のス
レッショルドレベルに達する前に“1゛になってしまう
ため、端子りからリセット信号が発生せず、初期リセッ
トが行なわれないものである。
そこで本考案は確実にリセット信号が得られるリセット
回路を提供するものである。
回路を提供するものである。
以下本考案の一実施例を図面に基づいて説明する。
第3図において、Thは制御回路を構成するサイリスタ
、低aR2t R3およびコンデンサC2によって時定
数回路を構成し、低抗Rは低抗R2より十分大きな値に
設定しである。
、低aR2t R3およびコンデンサC2によって時定
数回路を構成し、低抗Rは低抗R2より十分大きな値に
設定しである。
トランジスタTr、低抗R4およびインバータI3によ
って信号発生回路を構成している。
って信号発生回路を構成している。
以上の構成において、端子Pに電源を供給すると、コン
デンサC2が充電され端子A、Bにはそれぞれ第4図A
、 Bのごとく電圧が生じ、端子Bの電圧がトランジス
タTrのスレッショルドレベル以上の間はトランジスタ
Trがオン状態に保持される。
デンサC2が充電され端子A、Bにはそれぞれ第4図A
、 Bのごとく電圧が生じ、端子Bの電圧がトランジス
タTrのスレッショルドレベル以上の間はトランジスタ
Trがオン状態に保持される。
そのため端子Cが第4図CのごとくOttとなり、イン
バータ■3の出力端子りに第4図りのごとく、リセット
信号が生じる。
バータ■3の出力端子りに第4図りのごとく、リセット
信号が生じる。
そして端子BがトランジスタTrのスレッショルドレベ
ル以下になると、トランジスタTrがオフになり、リセ
ット信号が停止するとともにサイリスタThがオンにな
る。
ル以下になると、トランジスタTrがオフになり、リセ
ット信号が停止するとともにサイリスタThがオンにな
る。
このサイリスタThを介して、コンデンサC2の充電電
荷が瞬時に放電する。
荷が瞬時に放電する。
そこで、一旦電源を遮断すると、端子Cの電圧は第4図
Cのごとく直ちに0となり、その後すぐに電源を投入し
ても、第4図Cのごとく確実にリセット信号が発生する
。
Cのごとく直ちに0となり、その後すぐに電源を投入し
ても、第4図Cのごとく確実にリセット信号が発生する
。
以上のように本考案によれば、リセット信号の発生停止
に伴って時定数回路の充電電荷を瞬時に放電させるよう
にしたので、一旦電源を遮断した後直ちに電源を投入し
た場合にも、確実にリセット信号を発生されることがで
きる。
に伴って時定数回路の充電電荷を瞬時に放電させるよう
にしたので、一旦電源を遮断した後直ちに電源を投入し
た場合にも、確実にリセット信号を発生されることがで
きる。
第1図は従来のリセット回路を示した電気回路図、第2
図は第1図の回路の動作説明のための電圧波形図、第3
図は本考案の一実施例を示した電気回路図、第4図は第
3図の回路の動作説明のための電圧波形図である。 ■・・・・・・制御回路、R2−R4・・・・・・抵抗
、C2・・・・・・コンデンサ、Tr・・・・・・トラ
ンジスタ、I3・・・・・・インバータ。
図は第1図の回路の動作説明のための電圧波形図、第3
図は本考案の一実施例を示した電気回路図、第4図は第
3図の回路の動作説明のための電圧波形図である。 ■・・・・・・制御回路、R2−R4・・・・・・抵抗
、C2・・・・・・コンデンサ、Tr・・・・・・トラ
ンジスタ、I3・・・・・・インバータ。
Claims (1)
- 電源の投入によって充電される時定数回路と、この時定
数回路の出力電圧によってリセット信号を発生する信号
発生回路と、上記リセット信号の発生停止に伴って上記
時定数回路の充電電荷を瞬時に放電せしめる制御回路と
からなるリセット回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6159384U JPS6016983Y2 (ja) | 1984-04-26 | 1984-04-26 | リセツト回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6159384U JPS6016983Y2 (ja) | 1984-04-26 | 1984-04-26 | リセツト回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59178731U JPS59178731U (ja) | 1984-11-29 |
JPS6016983Y2 true JPS6016983Y2 (ja) | 1985-05-25 |
Family
ID=30191811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6159384U Expired JPS6016983Y2 (ja) | 1984-04-26 | 1984-04-26 | リセツト回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6016983Y2 (ja) |
-
1984
- 1984-04-26 JP JP6159384U patent/JPS6016983Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS59178731U (ja) | 1984-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6016983Y2 (ja) | リセツト回路 | |
JP2687159B2 (ja) | 電源投入時のリセットパルス生成回路 | |
JPH0233408Y2 (ja) | ||
JPS5838435Y2 (ja) | リセット信号発生回路 | |
JPH0321077Y2 (ja) | ||
JPS5826850B2 (ja) | アステ−ブルマルチバイブレ−タ | |
JPS5825453Y2 (ja) | 直流電源初期化回路 | |
KR860001362Y1 (ko) | 전류원을 이용한 리세트 회로 | |
JPH057778Y2 (ja) | ||
JPS6338694Y2 (ja) | ||
JPS58155142U (ja) | 電源投入検出回路 | |
JPS645384Y2 (ja) | ||
JPH06223027A (ja) | 切替回路 | |
JPS5814705Y2 (ja) | スイツチング電源回路 | |
JPS635296Y2 (ja) | ||
JPS6214866U (ja) | ||
JPS6160535U (ja) | ||
JPS6052528U (ja) | イニシャル・リセット回路 | |
JPH06112792A (ja) | リセット回路 | |
JPS61216511A (ja) | 遅延回路 | |
JPS6228203U (ja) | ||
JPH0236002B2 (ja) | ||
JPS6285309A (ja) | 電源回路 | |
JPS58189972U (ja) | 電圧検知回路 | |
JPS5881634U (ja) | マイクロブロセツサ等のイニシヤル回路 |