JPH0233408Y2 - - Google Patents

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案は、遅延回路に関するもので特にパルス
幅の狭い入力パルスに対しても遅延時間を一定に
することの出来る遅延回路に関する。

(ロ) 従来の技術 入力パルスが加わると一定幅のパルスを発生す
るものとして単安定マルチバイブレータが知られ
ている。前記単安定マルチバイブレータは、例え
ば昭和53年６月１日発行のCQ出版株式会社編
「パルス回路の設計」の第102頁に記載されている
が、入力パルスの開始時点から一定時間遅れた出
力パルスを発生するものである為、出力パルスの
パルス幅が固定されてしまい。入力パルスのパル
ス幅に応じた出力パルス、すなわち入力パルスの
開始時点に「Ｈ」となり、入力パルスの終了時点
から一定時間経過後「Ｌ」になる出力パルスを得
ることが出来なかつた。

入力パルスの開始時点で「Ｈ」となり、入力パ
ルスの終了時点から一定時間経過後「Ｌ」になる
出力パルスを得る為には、例えば第４図に示す如
き遅延回路を用いればよい。第４図において入力
端子１に第５図イに示す如き入力パルスが供給さ
れた場合、入力パルスの開始時点t₁にてスイツチ
２が閉成し、コンデンサ３が定電流源４により定
電流充電される。その為、コンデンサ３の端子電
圧（点Ａの電圧）は第５図ロに示す如く上昇す
る。比較回路５は負入力端子に基準電圧Vbが印
加されているので、点Ａの電圧が前記基準電圧
Vbを越えた時点すなわち時刻t₂に第５図ハの如
く「Ｈ」の出力を発生する．トランジスタ６のベ
ースにはVa−V_BE（ただしV_BEはトランジスタ６
のベース・エミツタ間電圧）の基準電圧が印加さ
れているので、点Ａの電圧がVaまで上昇する時
刻t₃にトランジスタ６がオンし、前記点Ａの電圧
はそれ以上上昇しない。時刻t₄で第５図イの入力
パルスが終了すると、スイツチ２は開放しVaに
充電されたコンデンサ３は定電流源７による放電
を開始する。このため、第５図ロに示す如く点Ａ
の電圧は減少し、時刻t₅で基準電圧Vbより低下
して、比較回路５の出力は「Ｌ」になる。従つ
て、第４図の遅延回路を用いれば、第５図ハに示
す如く入力パルスの開始時点で「Ｈ」になり、入
力パルスの終了時点から一定の時間経過後「Ｌ」
になる出力パルスを得ることが出来る。

(ハ) 考案が解決しようとする問題点 しかしながら、第４図の遅延回路は入力パルス
の期間が短い場合に、コンデンサ３がVaまで充
電されず、遅延時間が短くなつてしまうという問
題があつた。その様子を第６図に示す。第６図イ
に示す如き短い幅の入力パルスが、第５図の入力
端子１に供給された場合、入力パルスの開始時点
t₁にてスイツチ２が閉成しコンデンサ３は第６図
ロの如く定電流充電される。ところが点Ａの電圧
は入力パルスの終了時点すなわち時刻t₃までしか
充電されず、時刻t₃以降は所定電圧に充電された
コンデンサ３は定電流源７により放電されてしま
う．一方、比較回路５の出力パルスは、第６図ハ
の如く点Ａの電圧が基準電圧Vbを越えた時点時
刻t₂に「Ｈ」となり、そのまま「Ｈ」を維持し、
コンデンサ３が放電し点Ａの電圧が再び基準電圧
Vbより低下する時刻t₄に「Ｌ」となる．従つて、
入力パルスの時間が、コンデンサ３がVaまで充
電されるのに要する時間に比べて短い場合には、
遅延時間がが短くなるという問題があつた。

(ニ) 問題点を解決するための手段 本考案は、上述の点に鑑み成されたもので、定
電流源と、該定電流源の出力電流により充電され
るコンデンサと、前記定電流源とコンデンサとの
間に挿入され入力パルスに応じて開閉するスイツ
チと、前記コンデンサの端子電圧に応じた出力パ
ルスを発生する比較回路と、前記コンデンサの端
子電圧を検出する検出回路と、前記入力パルスの
印加に応じて制御信号を発生し、検出回路の出力
信号に応じて前記制御信号を停止する制御回路と
から成る。

(ホ) 作用 本考案によれば、入力パルスもしくは制御回路
の出力信号の一方が存在する間、スイツチを閉成
してコンデンサの充電を行つているので、入力パ
ルスの幅が狭い場合でも所定のパルス幅を有する
出力パルスを得ることが出来る。

(ヘ) 実施例 第１図は本考案の一実施例を示す回路図で、８
は第１定電流源、９はスイツチ、１０は該スイツ
チ９にエミツタが接続され、ベースに基準電圧が
印加されたトランジスタ、１１は該トランジスタ
１０のコレクタとアースとの間に挿入された抵
抗、１２は一端がトランジスタ１０のエミツタに
並列接続され第１定電流源８により定電流充電さ
れるコンデンサ、１３は入力パルスが供給される
入力端子、１４は該入力端子１３からの入力パル
ス及びインバータ１５の出力信号が供給されるア
ンド回路、１６はＳ（セツト）端子に該アンド回
路１４の出力信号が、Ｒ（リセツト）端子にＢ点
からの出力信号が各々供給されるフリツプフロツ
プ回路、１７は該フリツプフロツプ回路１６のＱ
出力及び入力端子１３からの入力パルスが供給さ
れスイツチ９を開閉させる制御信号を発生するオ
ア回路、１８はコンデンサ１２の一端Ａとアース
との間に接続された第２定電流源、１９はＡ点の
電圧と基準電圧とを比較しその差に応じた出力信
号を出力端子２０に発生する比較回路である。
尚、第一定電流源８に流れる電流I₁に比べ第２定
電流源１８に流れる電流I₂は非常に小さく設定し
てある。

さて、第１図の入力端子１３に第２図イに示す
入力パルスが時刻t₁に印加されると、オア回路１
７の出力が「Ｈ」になりスイツチ９が閉成する。
そのため、コンデンサ１２の充電が開始され、点
Ａの電圧は第２図ロに示す如く上昇する。そし
て、比較回路１９の基準電圧をVbとすると点Ａ
の電圧が上昇し時刻t₂に基準電圧Vbを越えると、
出力端子２０に第２図ハの如き出力パルスが発生
する。又、時刻t₃で入力パルスが終了すると、オ
ア回路１７の出力が「Ｌ」になりスイツチ９が開
放し、第２定電流源１８によるコンデンサ１２の
放電が開始される。時刻t₄になり点Ａの電圧が基
準電圧Vbより低下すると、出力端子２０の出力
は「Ｌ」になり出力パルスが停止する。従つて、
第１図の遅延回路に第２図イの如き入力パルスが
印加された場合には、第２図ハに示す如き遅延さ
れた出力パルスを得ることができる。尚、第２図
イに示す如くフリツプフロツプ回路１６のＱ出力
よりも広いパルス幅の入力パルスが印加された場
合には、前記フリツプフロツプ回路１６はスイツ
チ９の開閉動作に何ら寄与しない。

次に、第１図の入力端子１３に第３図イに示す
如く幅の狭い入力パルス、すなわちコンデンサ１
２が所定電圧Vaまで充電される期間より短い幅
の入力パルスが供給された場合について説明す
る。初期状態にいては、フリツプフロツプ回路１
６がリセツト状態となつており入力端子１３も
「Ｌ」になつているためオア回路１７の出力は
「Ｌ」になり、スイツチ９は開放状態にある。第
３図イに示す如く時刻t₁に入力パルスが印加され
ると、オア回路１７の出力が第３図ロに示す如く
「Ｈ」となり、スイツチ９が閉成しコンデンサ１
２が第１定電流源８により定電流充電される。同
時に、前記入力パルスはアンド回路１４を介して
フリツプフロツプ回路１６のＳ端子に印加される
ので、Ｑ出力は「Ｈ」になる。そして、時刻t₂に
点Ａの電圧が基準電圧Vbを越えると、比較回路
１９の出力端子２０に第３図ホに示す如き出力
「Ｈ」が発生する。時刻t₃に入力パルスが終了し
ても、フリツプフロツプ回路１６のＱ出力は
「Ｈ」状態を維持するので、オア回路１７の出力
も「Ｈ」を維持し、スイツチ９は閉成状態を保
つ。従つてコンデンサ１２の充電は継続し点Ａの
電圧は上昇を続ける．点Ａの電圧が上昇し時刻t₄
でVaに達すると、トランジスタ１０のベース電
圧はVa−V_BEに設定されているため、トランジス
タ１０がオンし点Ｂの電圧がフリツプフロツプ回
路１６のＲ端子にリセツト信号として印加され
る。そのため、フリツプフロツプ回路１６のＱ出
力が「Ｌ」になり、オア回路１７の出力も「Ｌ」
になつてスイツチ９が開放される。スイツチ９が
開放されるとコンデンサ１２の放電が開始され、
点Ａの電圧が低下していく．そして時刻t₅には点
Ａの電圧がVb以下になり、出力端子２０の出力
が「Ｌ」になる。従つて、第３図ホに示す如き出
力パルスが出力端子２０に得られる。

第２図ハの出力パルス波形から明らかな如く、
フリツプフロツプ回路１６のＱ出力よりも幅の広
い出力パルスの遅延時間はt_dとなり、第３図ホの
出力パルス波形から明らかな如くフリツプフロツ
プ回路１６のＱ出力よりも幅の狭い出力パルスの
遅延時間はt_x＋t_d（t_xは入力パルスとフリツプフロ
ツプ回路１６のＱ出力との差の時間）となる。い
ま、コンデンサ１２の充電時間を放電時間よりも
十分小、すなわちI₁≫I₂とすればt_x≪t_dとなりt_x＋
t_d≒t_dとなるので、入力パルスの幅の大小に関わ
らず遅延時間を一定とすることが出来る。従つ
て、第１図の遅延回路を用いれば、入力パルスの
開始時点から「Ｈ」になり、入力パルスの終了時
点から一定の時間経過後「Ｌ」になる出力パルス
を得ることが出来る。

(ト) 考案の効果 以上述べた如く、本考案によれば入力パルスの
長短に関わらず、ほぼ等しい遅延時間を得ること
のできる遅延回路を提供できる。又、本考案によ
ればスイツチを一定期間閉成させる為に、トラン
ジスタと抵抗とから成る検出回路とフリツプフロ
ツプ回路から成る制御回路を用いているだけなの
で簡単な構成でその目的を達成することができ
る。

【図面の簡単な説明】

第１図は本考案の一実施例を示す回路図、第２
図及び第３図は第１図の説明に供するための波形
図、第４図は従来の遅延回路を示す回路図、第５
図及び第６図は第４図の説明に供するための波形
図である。 ８……第１定電流源、９……スイツチ、１０…
…トランジスタ、１２……コンデンサ、１６……
フリツプフロツプ回路、１７……オア回路、１８
……第２定電流源、１９……比較回路。

Claims (1)

【実用新案登録請求の範囲】
1. 定電流源と、該定電流源の出力電流により充電
   されるコンデンサと、前記定電流源とコンデンサ
   との間に挿入され入力パルスに応じて開閉するス
   イツチと、前記コンデンサの端子電圧に応じた出
   力パルスを発生する比較回路と、前記コンデンサ
   の端子電圧を検出する検出回路と、前記入力パル
   スの印加に応じて制御信号を発生し、検出回路の
   出力信号に応じて前記制御信号を停止する制御回
   路とから成り、前記入力パルスと前記制御信号と
   の少くとも一方の存在時に前記スイツチを閉成し
   て前記コンデンサの充電を行い、前記比較回路の
   出力端に入力信号の終了時点から一定の時間遅延
   された出力信号を得る様にしたことを特徴とする
   遅延回路。