JP2717829B2 - タイマ装置 - Google Patents
タイマ装置Info
- Publication number
- JP2717829B2 JP2717829B2 JP32812888A JP32812888A JP2717829B2 JP 2717829 B2 JP2717829 B2 JP 2717829B2 JP 32812888 A JP32812888 A JP 32812888A JP 32812888 A JP32812888 A JP 32812888A JP 2717829 B2 JP2717829 B2 JP 2717829B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- input side
- comparator
- capacitor
- positive input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は、時限出力を生ずるタイマ装置に関する。
従来技術 従来、長時間の時限出力を生ずるタイマ装置として
は、第３図に示すように、演算増幅器からなるコンパレ
ータCMPを用いて、その帰還回路に抵抗R11およびコンデ
ンサC2からなるタイマ回路を設け、タイマ動作を行なわ
せない定常時にVa＞VbとなってコンパレータCMPの出力
がローレベル状態になるように設定して、コンパレータ
CMPの負極性の入力側にローレベルのパルス信号が入力
されたときにその負極性入力側の電位が一時的に零にな
ってコンパレータCMPの出力がハイレベルとなり、それ
によりコンデンサC2がタイマ回路に設定された時定数に
したがって充電を開始して、その後Va＝Vbになるまでコ
ンパレータCMPの出力をハイレベルに保持させるように
している。
は、第３図に示すように、演算増幅器からなるコンパレ
ータCMPを用いて、その帰還回路に抵抗R11およびコンデ
ンサC2からなるタイマ回路を設け、タイマ動作を行なわ
せない定常時にVa＞VbとなってコンパレータCMPの出力
がローレベル状態になるように設定して、コンパレータ
CMPの負極性の入力側にローレベルのパルス信号が入力
されたときにその負極性入力側の電位が一時的に零にな
ってコンパレータCMPの出力がハイレベルとなり、それ
によりコンデンサC2がタイマ回路に設定された時定数に
したがって充電を開始して、その後Va＝Vbになるまでコ
ンパレータCMPの出力をハイレベルに保持させるように
している。
しかし、このような従来のタイマ装置では、定常時に
コンデンサC2にはほとんど充電されていないので、例え
ばコンデンサC2としてアルミニウム電解コンデンサなど
を用いる場合、その漏れ電流の経年変化が顕著になって
タイマ設定時間が次第に大きく狂うようになり、タイマ
動作の精度が低下してしまっている。
コンデンサC2にはほとんど充電されていないので、例え
ばコンデンサC2としてアルミニウム電解コンデンサなど
を用いる場合、その漏れ電流の経年変化が顕著になって
タイマ設定時間が次第に大きく狂うようになり、タイマ
動作の精度が低下してしまっている。
また従来では、コンパレータCMPにおける正極性入力
側の電位がコンデンサC2に逆電圧として加わる構成とな
っているので、コンデンサC2の劣化が問題となり、タイ
マ装置としての信頼性が低下してしまっている。
側の電位がコンデンサC2に逆電圧として加わる構成とな
っているので、コンデンサC2の劣化が問題となり、タイ
マ装置としての信頼性が低下してしまっている。
目的 本発明は以上の点を考慮してなされたもので、コンパ
レータと抵抗およびコンデンサからなるタイマ回路とを
用いてタイマ装置を構成する際、コンデンサの経年変化
を抑制し、またコンデンサに逆電圧がかかることがない
ようにした高精度、高信頼性のタイマ装置を提供するも
のである。
レータと抵抗およびコンデンサからなるタイマ回路とを
用いてタイマ装置を構成する際、コンデンサの経年変化
を抑制し、またコンデンサに逆電圧がかかることがない
ようにした高精度、高信頼性のタイマ装置を提供するも
のである。
構成 以下、添付図面を参照して本発明の一実施例について
詳述する。
詳述する。
本発明によるタイマ装置にあっては、第１図に示すよ
うに、演算増幅器からなるコンパレータCMPと、そのコ
ンパレータCMPの正極性入力側の電位を高めに設定され
た第１の抵抗分圧点の電位V1によって決定する抵抗R1,R
2,R3からなる分圧抵抗回路１と、その分圧抵抗回路１に
おける低めに設定された第２の抵抗分圧点の電域V2が与
えられるようにコンパレータCMPの負極性入力側に設け
られた逆流防止用のダイオードD1および時定数決定用の
コンデンサC1,抵抗R4からなるコンデンサ充，放電回路
２とによって構成されている。
うに、演算増幅器からなるコンパレータCMPと、そのコ
ンパレータCMPの正極性入力側の電位を高めに設定され
た第１の抵抗分圧点の電位V1によって決定する抵抗R1,R
2,R3からなる分圧抵抗回路１と、その分圧抵抗回路１に
おける低めに設定された第２の抵抗分圧点の電域V2が与
えられるようにコンパレータCMPの負極性入力側に設け
られた逆流防止用のダイオードD1および時定数決定用の
コンデンサC1,抵抗R4からなるコンデンサ充，放電回路
２とによって構成されている。
ここで、R1,R2,R3,R5,R6≪R4に設定されている。
このように構成された本発明によるタイマ装置の動作
について、第２図に示す各部信号のタイムチャートとと
もに、以下説明する。
について、第２図に示す各部信号のタイムチャートとと
もに、以下説明する。
タイマ動作を行なわない定常時には、抵抗R1,R2およ
びダイオードD1によってコンデンサC1の充電回路が形成
され、そのときコンパレータCMPにおける正極性入力側
の電位V1がコンデンサC1の充電電圧により決まる負極性
入力側の電位V3より大きくなって（V1＞V3）、タイマ出
力となるコンパレータCMPの出力OUTがハイレベルとなっ
ている。
びダイオードD1によってコンデンサC1の充電回路が形成
され、そのときコンパレータCMPにおける正極性入力側
の電位V1がコンデンサC1の充電電圧により決まる負極性
入力側の電位V3より大きくなって（V1＞V3）、タイマ出
力となるコンパレータCMPの出力OUTがハイレベルとなっ
ている。
このとき、コンパレータCMPがオープンコレクタタイ
プの場合、抵抗R1,R5およびR6からなる回路の合成抵抗
をRm、ダイオードD1の順方向電圧降下をVrとすると、V
1,V3は次式によって与えられる。
プの場合、抵抗R1,R5およびR6からなる回路の合成抵抗
をRm、ダイオードD1の順方向電圧降下をVrとすると、V
1,V3は次式によって与えられる。
V1≒Vcc（R2＋R3）／（Rm＋R2＋R3） …（１） V3≒V2−Vr …（２） ここで、 V2≒Vcc・R3/（Rm＋R2＋R3） …（３） Rm＝R1（R5＋R6）／（R1＋R5＋R6） …（４） である。
そして、タイマ動作を行なわせるに際して、第２図に
おけるt1の時点でコンパレータCMPの正極性入力側にロ
ーレベルの入力パルス信号INが与えられると、コンパレ
ータCMPの正極性入力側の電位V1が一時的に零になり、
それによりV1＜V3となってコンパレータCMPの出力がロ
ーレベルに反転する。
おけるt1の時点でコンパレータCMPの正極性入力側にロ
ーレベルの入力パルス信号INが与えられると、コンパレ
ータCMPの正極性入力側の電位V1が一時的に零になり、
それによりV1＜V3となってコンパレータCMPの出力がロ
ーレベルに反転する。
同時に、コンデンサC1の充電回路がしゃ断されて、コ
ンデンサC1が放電回路に設定された所定の時定数（C1・
R4）にしたがって放電を開始する。
ンデンサC1が放電回路に設定された所定の時定数（C1・
R4）にしたがって放電を開始する。
入力パルス信号INにおけるパルス期間tpが経過して
も、そのパルス期間tpが経過したt2の時点でコンパレー
タCMPの出力OUTがローレベルとなっているために、抵抗
R2,R3と並列に抵抗R5が接続されてV1の電位が低く抑え
られ、その低く抑えられた電位をV1Lとしたとき、V1L＜
V3となってコンパレータCMPの出力がローレベルに保持
される。
も、そのパルス期間tpが経過したt2の時点でコンパレー
タCMPの出力OUTがローレベルとなっているために、抵抗
R2,R3と並列に抵抗R5が接続されてV1の電位が低く抑え
られ、その低く抑えられた電位をV1Lとしたとき、V1L＜
V3となってコンパレータCMPの出力がローレベルに保持
される。
このとき、抵抗R2,R3,R5からなる回路の合成抵抗をRn
とすると、V1Lは次式によって与えられる。
とすると、V1Lは次式によって与えられる。
V1L＝Vcc・Rn/（R1＋Rn） …（５） ここで、 Rn＝（R2＋R3）・R5/（R2＋R3＋R5） …（６） である。
コンデンサC1の放電が進んで、t3の時点でコンパレー
タCMPにおける負極性入力側の電位V3が正極性入力側の
電位V1Lに等しくなると、コンパレータCMPの出力OUTが
ハイレベルに反転する。
タCMPにおける負極性入力側の電位V3が正極性入力側の
電位V1Lに等しくなると、コンパレータCMPの出力OUTが
ハイレベルに反転する。
同時に、コンデンサC1が抵抗R1,R2およびダイオードD
1を通して急速に充電され、タイマ装置はもとの定常状
態に復帰する。
1を通して急速に充電され、タイマ装置はもとの定常状
態に復帰する。
コンパレータCMPの出力OUTがローレベルとなっている
タイマ期間Ｔは、次式によって与えられる。
タイマ期間Ｔは、次式によって与えられる。
Ｔ≒−（C1・R4）×ln（V1L/Vcc） …（７） なお、ダイオードD1が設けられていないと、R3≪R4な
ので、抵抗R3をも通してコンデンサC1が放電して、コン
パレータCMPの出力OUTをローレベルに保持するタイマ期
間Ｔが極端に短くなってしまうことになる。
ので、抵抗R3をも通してコンデンサC1が放電して、コン
パレータCMPの出力OUTをローレベルに保持するタイマ期
間Ｔが極端に短くなってしまうことになる。
このように本発明によるタイマ装置では、タイマ動作
が行なわれない定常時にコンデンサC1が充電状態となっ
ているので、コンデンサC1にアルミニウム電解コンデン
サを用いる場合、タイマ期間Ｔの決定に大きく影響する
コンデンサC1の漏れ電流の経年変化が有効に抑制され
て、長期間において精度の良いタイマ動作を行なわせる
ことができるようになる。
が行なわれない定常時にコンデンサC1が充電状態となっ
ているので、コンデンサC1にアルミニウム電解コンデン
サを用いる場合、タイマ期間Ｔの決定に大きく影響する
コンデンサC1の漏れ電流の経年変化が有効に抑制され
て、長期間において精度の良いタイマ動作を行なわせる
ことができるようになる。
また本発明によるタイマ装置では、コンデンサC1に逆
電圧が全くかからない構成となっているので、逆電圧に
よるコンデンサC2の劣化が何ら問題とならず、タイマ装
置としての信頼性が向上する。
電圧が全くかからない構成となっているので、逆電圧に
よるコンデンサC2の劣化が何ら問題とならず、タイマ装
置としての信頼性が向上する。
そして、コンデンサC1に耐逆電圧の低いタンタルコン
デンサの使用が可能となって、精度の高いタイマ動作を
行なわせることができるようになる。
デンサの使用が可能となって、精度の高いタイマ動作を
行なわせることができるようになる。
効果 以上、本発明によるタイマ装置にあっては、コンパレ
ータと、そのコンパレータの正極性入力側の電位を高め
に設定された第１の抵抗分圧点の電位V1によって決定す
る分圧抵抗回路と、その分圧抵抗回路における低めに設
定された第２の抵抗分圧点の電位V2が、与えられるよう
にコンパレータの負極性入力側に設けられたコンデンサ
の充電および放電回路とからなり、タイマ動作を行なわ
ない定常時にはコンデンサの充電回路が形成されて、コ
ンパレータにおける正極性入力側の電位がコンデンサの
充電電圧により決まる負極性入力側の電位より大きくな
ってコンパレータの出力がハイレベルとなり、コンパレ
ータの正極性入力側にローレベルのパルス信号が入力さ
れたときにコンパレータの正極性入力側の電位が一時的
に零になって、前記コンデンサがその放電回路に設定さ
れた所定の時定数にしたがって放電を開始し、コンパレ
ータの正極性入力側と出力側との間に接続された抵抗に
よりパルス期間の経過時における正極性入力側の電位が
負極性入力側の電位よりも低くなるように規制して、負
極性入力側の電位が正極性入力側の電位に等しくなるま
でコンパレータの出力がローレベルとなるようにしたも
ので、定常時にコンデンサが充電状態にあるためにコン
デンサの経年変化が抑制され、またコンデンサに逆電圧
がかかってそれが劣化するようなことが全くなく、タイ
マ動作の精度および信頼性が向上するという優れた利点
を有している。
ータと、そのコンパレータの正極性入力側の電位を高め
に設定された第１の抵抗分圧点の電位V1によって決定す
る分圧抵抗回路と、その分圧抵抗回路における低めに設
定された第２の抵抗分圧点の電位V2が、与えられるよう
にコンパレータの負極性入力側に設けられたコンデンサ
の充電および放電回路とからなり、タイマ動作を行なわ
ない定常時にはコンデンサの充電回路が形成されて、コ
ンパレータにおける正極性入力側の電位がコンデンサの
充電電圧により決まる負極性入力側の電位より大きくな
ってコンパレータの出力がハイレベルとなり、コンパレ
ータの正極性入力側にローレベルのパルス信号が入力さ
れたときにコンパレータの正極性入力側の電位が一時的
に零になって、前記コンデンサがその放電回路に設定さ
れた所定の時定数にしたがって放電を開始し、コンパレ
ータの正極性入力側と出力側との間に接続された抵抗に
よりパルス期間の経過時における正極性入力側の電位が
負極性入力側の電位よりも低くなるように規制して、負
極性入力側の電位が正極性入力側の電位に等しくなるま
でコンパレータの出力がローレベルとなるようにしたも
ので、定常時にコンデンサが充電状態にあるためにコン
デンサの経年変化が抑制され、またコンデンサに逆電圧
がかかってそれが劣化するようなことが全くなく、タイ
マ動作の精度および信頼性が向上するという優れた利点
を有している。
第１図は本発明によるタイマ装置の一実施例を示す電気
回路図、第２図は同実施例における各部信号のタイムチ
ャート、第３図は従来のタイマ装置を示す電気回路図で
ある。 １……分圧抵抗回路、２……コンデンサ充，放電回路 CMP……コンパレータ
回路図、第２図は同実施例における各部信号のタイムチ
ャート、第３図は従来のタイマ装置を示す電気回路図で
ある。 １……分圧抵抗回路、２……コンデンサ充，放電回路 CMP……コンパレータ
Claims (1)
- 【請求項１】コンパレータと、そのコンパレータの正極
性入力側の電位を高めに設定された第１の抵抗分圧点の
電位によって決定する分圧抵抗回路と、その分圧抵抗回
路における低めに設定された第２の抵抗分圧点の電位が
与えられるようにコンパレータの負極性入力側に設けら
れたコンデンサの充電および放電回路とからなり、タイ
マ動作を行なわない定常時にはコンデンサの充電回路が
形成されて、コンパレータにおける正極性入力側の電位
がコンデンサの充電電圧により決まる負極性入力側の電
位より大きくなってコンパレータの出力がハイレベルと
なり、コンパレータの正極性入力側にローレベルのパル
ス信号が入力されたときにコンパレータの正極性入力側
の電位が一時的に零になって、前記コンデンサがその放
電回路に設定された所定の時定数にしたがって放電を開
始し、コンパレータの正極性入力側と出力側との間に接
続された抵抗によりパルス期間の経過時における正極性
入力側の電位が負極性入力側の電位よりも低くなるよう
に規制して、負極性入力側の電位が正極性入力側の電位
に等しくなるまでコンパレータの出力がローレベルとな
るようにしたことを特徴とするタイマ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32812888A JP2717829B2 (ja) | 1988-12-26 | 1988-12-26 | タイマ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32812888A JP2717829B2 (ja) | 1988-12-26 | 1988-12-26 | タイマ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02172317A JPH02172317A (ja) | 1990-07-03 |
| JP2717829B2 true JP2717829B2 (ja) | 1998-02-25 |
Family
ID=18206802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32812888A Expired - Fee Related JP2717829B2 (ja) | 1988-12-26 | 1988-12-26 | タイマ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2717829B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19702654A1 (de) * | 1997-01-25 | 1998-07-30 | Bosch Gmbh Robert | Zeitgeber in einer Schaltungsanordnung zur Wandlung einer Gleichspannung in eine andere Gleichspannung |
-
1988
- 1988-12-26 JP JP32812888A patent/JP2717829B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02172317A (ja) | 1990-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4429236A (en) | Apparatus for generating pulses upon decreases in supply voltage | |
| US5440220A (en) | Battery discharge control circuit | |
| US3911374A (en) | Transducer controlled oscillator system | |
| US5436583A (en) | Timing signal generating circuit | |
| JP2717829B2 (ja) | タイマ装置 | |
| JPH06510852A (ja) | 電圧検出回路配列 | |
| JPH01174268A (ja) | 直流電源瞬断検出装置 | |
| US4686389A (en) | Logic for a peak value store | |
| JP3312763B2 (ja) | 電圧印加電流測定回路 | |
| JPH04265012A (ja) | パワー・オン・リセット回路 | |
| JPS6025154Y2 (ja) | ミユ−テイング回路 | |
| JP2610298B2 (ja) | 蓄電池の充電回路 | |
| JP2993104B2 (ja) | ピーク検波回路 | |
| JP2623890B2 (ja) | 鋸歯状波発生回路 | |
| JP3193175B2 (ja) | 電池電圧低下検出回路 | |
| JPH0233408Y2 (ja) | ||
| JPH0119471Y2 (ja) | ||
| JPH0642767B2 (ja) | システムリセット回路 | |
| JPH077910B2 (ja) | パワ−オン・リセツト回路 | |
| JP3000824B2 (ja) | 電圧検出回路 | |
| JPH028146B2 (ja) | ||
| JPS5917891B2 (ja) | パルス発生回路 | |
| JPH07105702B2 (ja) | リセツト信号発生回路 | |
| JPH0453452B2 (ja) | ||
| JPH0315847B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |