JPH077910B2 - パワ−オン・リセツト回路 - Google Patents
パワ−オン・リセツト回路Info
- Publication number
- JPH077910B2 JPH077910B2 JP61112469A JP11246986A JPH077910B2 JP H077910 B2 JPH077910 B2 JP H077910B2 JP 61112469 A JP61112469 A JP 61112469A JP 11246986 A JP11246986 A JP 11246986A JP H077910 B2 JPH077910 B2 JP H077910B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- diode
- transistor
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル回路の電源投入や切断時における誤
動作を防止するためのパワーオン・リセット回路に関す
る。
動作を防止するためのパワーオン・リセット回路に関す
る。
従来のパワーオン・リセット回路の一例を第５図に示
す。
す。
この回路は、電源Vccに抵抗R11とコンデンサC11の直列
回路を接続し、抵抗R11にはダイオードD21を並列接続し
た回路である。このコンデンサC11の充電電圧が端子１
から出力して、パワーオン・リセット信号Voとして、対
象となる集積回路素子２へ供給されるよう結線されてい
る。
回路を接続し、抵抗R11にはダイオードD21を並列接続し
た回路である。このコンデンサC11の充電電圧が端子１
から出力して、パワーオン・リセット信号Voとして、対
象となる集積回路素子２へ供給されるよう結線されてい
る。
集積回路素子２には、電源Vccの投入により、動作用の
電源が供給される。この集積回路２は、リセット解除電
圧VB以上のパワーオン・リセット信号Voが与えられるま
ではリセットされた状態を保ち、リセット解除電圧VB以
上のパワーオン・リセット信号Voによって、リセットが
解除されて正常の動作を行う回路である。抵抗R11は、
集積回路素子２内に内蔵されていることもある。
電源が供給される。この集積回路２は、リセット解除電
圧VB以上のパワーオン・リセット信号Voが与えられるま
ではリセットされた状態を保ち、リセット解除電圧VB以
上のパワーオン・リセット信号Voによって、リセットが
解除されて正常の動作を行う回路である。抵抗R11は、
集積回路素子２内に内蔵されていることもある。
このような回路に電源Vccが投入された後、抵抗R11を介
してコンデンサC11が充電され、コンデンサC11の充電電
圧がリセット解除電圧VBに達すると、集積回路素子２の
リセットが解除される。従って、第６図（ａ）に示すよ
うに、電源投入時の電圧Vccの上昇がステップ状である
ときは、同図（ｂ）に示すように、電源投入後、抵抗R
11とコンデンサC11の時定数によって定まる一定時間ｔ
後に、パワーオン・リセット信号Voが所定レベルのリセ
ット解除電圧VBを越えて、そのリセット解除をすること
ができる。
してコンデンサC11が充電され、コンデンサC11の充電電
圧がリセット解除電圧VBに達すると、集積回路素子２の
リセットが解除される。従って、第６図（ａ）に示すよ
うに、電源投入時の電圧Vccの上昇がステップ状である
ときは、同図（ｂ）に示すように、電源投入後、抵抗R
11とコンデンサC11の時定数によって定まる一定時間ｔ
後に、パワーオン・リセット信号Voが所定レベルのリセ
ット解除電圧VBを越えて、そのリセット解除をすること
ができる。
一方、集積回路素子２には、電源投入直後から所定の許
容動作電圧VA以上の電圧が供給されている。従って、集
積回路素子２は、許容動作電圧VAが印加されてから一定
時間ｔ後にリセット解除されることになる。また電源切
断のときは、コンデンサC11の電荷はダイオードD21を通
じてただちに放電されるので、集積回路素子２はただち
にリセットされて誤動作はしない。
容動作電圧VA以上の電圧が供給されている。従って、集
積回路素子２は、許容動作電圧VAが印加されてから一定
時間ｔ後にリセット解除されることになる。また電源切
断のときは、コンデンサC11の電荷はダイオードD21を通
じてただちに放電されるので、集積回路素子２はただち
にリセットされて誤動作はしない。
しかし、電源Vccの電圧上昇および下降が、第７図
（ａ）に示すように傾斜を持っている場合は、パワーオ
ン・リセット信号Voは同図（ｂ）に示すように、電源Vc
cの電圧が許容動作電圧VAに達する以前にリセット解除
電圧VBに達することがある。この場合は、同図に示した
期間Ｘの間、集積回路素子２は許容動作電圧VA以下の電
源電圧が供給された状態でリセット解除されるため誤動
作するおそれがある。電源切断の場合についても同様で
ある。
（ａ）に示すように傾斜を持っている場合は、パワーオ
ン・リセット信号Voは同図（ｂ）に示すように、電源Vc
cの電圧が許容動作電圧VAに達する以前にリセット解除
電圧VBに達することがある。この場合は、同図に示した
期間Ｘの間、集積回路素子２は許容動作電圧VA以下の電
源電圧が供給された状態でリセット解除されるため誤動
作するおそれがある。電源切断の場合についても同様で
ある。
すなわち第５図に示した従来のパワーオン・リセット回
路は、電源電圧の上昇および下降が遅いと、その目的を
果たすことができない欠点がある。
路は、電源電圧の上昇および下降が遅いと、その目的を
果たすことができない欠点がある。
本発明の目的は、上述の従来の欠点を解決し、電源電圧
が集積回路の許容動作電圧に達した時点から一定時間後
にリセットを解除することができ、電源電圧が許容動作
電圧より下がった時はただちにリセットすることができ
ると共に、実装上または原価の点で有利であり、さら
に、ファン・アウトを大きくとることができるパワーオ
ン・リセット回路を提供することにある。
が集積回路の許容動作電圧に達した時点から一定時間後
にリセットを解除することができ、電源電圧が許容動作
電圧より下がった時はただちにリセットすることができ
ると共に、実装上または原価の点で有利であり、さら
に、ファン・アウトを大きくとることができるパワーオ
ン・リセット回路を提供することにある。
本発明のパワーオン・リセット回路は、次の〜の回
路から構成されたことを特徴とするものである。
路から構成されたことを特徴とするものである。
第１の定電圧ダイオードD1と抵抗R1とを直列接続して
その一端を電源に接続した定電圧回路と、この定電圧回
路の他端をベースに接続し、エミッタをアースに接続し
た第１のNPNトランジスタQ1とから成る第１のスイッチ
ング回路。
その一端を電源に接続した定電圧回路と、この定電圧回
路の他端をベースに接続し、エミッタをアースに接続し
た第１のNPNトランジスタQ1とから成る第１のスイッチ
ング回路。
一端を電源に接続したコンデンサC1とこのコンデンサ
C1の他端にアノードを接続した第１のダイオードD3と一
端がこの第１のダイオードD3のカソードに接続され他端
が上記第１のNPNトランジスタQ1のコレクタに接続され
た抵抗R2と、カソードを上記第１のダイオードD3のアノ
ードに接続し、アノードをアースに接続した第２のダイ
オードD4とから成り、上記第１のスイッチング回路によ
り充電動作を制御される充電回路。
C1の他端にアノードを接続した第１のダイオードD3と一
端がこの第１のダイオードD3のカソードに接続され他端
が上記第１のNPNトランジスタQ1のコレクタに接続され
た抵抗R2と、カソードを上記第１のダイオードD3のアノ
ードに接続し、アノードをアースに接続した第２のダイ
オードD4とから成り、上記第１のスイッチング回路によ
り充電動作を制御される充電回路。
この充電回路によりスイッチング用の電流を供給され
るPNPトランジスタQ2と、カソードをこのPNPトランジス
タQ2のベースに接続しアノードを上記第１のダイオード
D3のカソードに接続した第２の定電圧ダイオードD2とか
ら成る第２のスイッチング回路。
るPNPトランジスタQ2と、カソードをこのPNPトランジス
タQ2のベースに接続しアノードを上記第１のダイオード
D3のカソードに接続した第２の定電圧ダイオードD2とか
ら成る第２のスイッチング回路。
一端がこのPNPトランジスタQ2のコレクタに接続され
他端がアースに接続された抵抗R5と、そのPNPトランジ
スタQ2のコレクタに接続された出力端子１とを有する出
力回路。
他端がアースに接続された抵抗R5と、そのPNPトランジ
スタQ2のコレクタに接続された出力端子１とを有する出
力回路。
エミッタを上記第１のNPNトランジスタQ1のコレクタ
に接続した第２のNPNトランジスタQ3と、一端を前記第
２の定電圧ダイオードD2のアノードに接続し他端を前記
第２のNPNトランジスタQ3のコレクタに接続した抵抗R3
と、一端を上記PNPトランジスタQ2のコレクタに接続し
他端を上記第２のNPNトランジスタQ3のベースに接続し
た抵抗R4とから成る正帰還回路。
に接続した第２のNPNトランジスタQ3と、一端を前記第
２の定電圧ダイオードD2のアノードに接続し他端を前記
第２のNPNトランジスタQ3のコレクタに接続した抵抗R3
と、一端を上記PNPトランジスタQ2のコレクタに接続し
他端を上記第２のNPNトランジスタQ3のベースに接続し
た抵抗R4とから成る正帰還回路。
第１図は、本発明の一実施例を示す回路図である。
この回路には、まず、コンデンサC1と、第１のダイオー
ドD3と、第３の抵抗R2とを直列接続した回路から成る充
電回路が設けられている。そして電源Vccとアース間
に、この充電回路と第１のNPNトランジスタQ1のコレク
タ・エミッタの直列接続回路を接続する。トランジスタ
Q1のベースは、第２の抵抗R1および第１の定電圧ダイオ
ードD1から成る定電圧回路を通じて電源Vccに接続され
ている。
ドD3と、第３の抵抗R2とを直列接続した回路から成る充
電回路が設けられている。そして電源Vccとアース間
に、この充電回路と第１のNPNトランジスタQ1のコレク
タ・エミッタの直列接続回路を接続する。トランジスタ
Q1のベースは、第２の抵抗R1および第１の定電圧ダイオ
ードD1から成る定電圧回路を通じて電源Vccに接続され
ている。
第１の定電圧ダイオードD1のツェナー電圧VZ1と、トラ
ンジスタQ1のベース・エミッタ間電圧VBE1との和は、第
５図と第６図で説明した許容動作電圧VAに等しくなるよ
うに設定される。従って、トランジスタQ1は、電源Vcc
の電圧が一定の許容動作電圧VA以上になったとき、ON状
態となる。本実施例では、トランジスタQ1、抵抗R1、定
電圧ダイオードD1で第１のスイッチング回路Ｉを構成す
る。
ンジスタQ1のベース・エミッタ間電圧VBE1との和は、第
５図と第６図で説明した許容動作電圧VAに等しくなるよ
うに設定される。従って、トランジスタQ1は、電源Vcc
の電圧が一定の許容動作電圧VA以上になったとき、ON状
態となる。本実施例では、トランジスタQ1、抵抗R1、定
電圧ダイオードD1で第１のスイッチング回路Ｉを構成す
る。
また、電源Vccには、さらに、PNPトランジスタQ2のエミ
ッタを接続し、このトランジスタQ2のベースは、第２の
定電圧ダイオードD2を介してダイオードD3と抵抗R2との
接続点に接続されている。そして、トランジスタQ2のコ
レクタを、出力抵抗R5を介してアースに接続する。両者
の接続部には出力端子１が接続されている。また第２の
ダイオードD4のアノードを接地し、そのカソードをコン
デンサC1と第１のダイオードD3の間に接続する。
ッタを接続し、このトランジスタQ2のベースは、第２の
定電圧ダイオードD2を介してダイオードD3と抵抗R2との
接続点に接続されている。そして、トランジスタQ2のコ
レクタを、出力抵抗R5を介してアースに接続する。両者
の接続部には出力端子１が接続されている。また第２の
ダイオードD4のアノードを接地し、そのカソードをコン
デンサC1と第１のダイオードD3の間に接続する。
上記トランジスタQ2を含む回路は、本実施例では、第２
のスイッチング回路IIを構成する。このトランジスタQ2
は、コンデンサC1の充電電圧Vcが第２の定電圧ダイオー
ドD2のツェナー電圧VZ2と、トランジスタQ2のベース・
エミッタ間電圧VBE2の和から、第１のダイオードD3の順
方向電圧VD3を引いた値になるまでは、OFF状態であり、
上記電圧以上でON状態となる。ダイオードD3は、電源切
断時コンデンサC1の電荷がトランジスタQ2のベース電流
となって流れるのを阻止する極性とされている。
のスイッチング回路IIを構成する。このトランジスタQ2
は、コンデンサC1の充電電圧Vcが第２の定電圧ダイオー
ドD2のツェナー電圧VZ2と、トランジスタQ2のベース・
エミッタ間電圧VBE2の和から、第１のダイオードD3の順
方向電圧VD3を引いた値になるまでは、OFF状態であり、
上記電圧以上でON状態となる。ダイオードD3は、電源切
断時コンデンサC1の電荷がトランジスタQ2のベース電流
となって流れるのを阻止する極性とされている。
また第２のスイッチング回路IIと、出力抵抗R5が直列接
続されており、その出力抵抗R5の一端から端子１を通し
てパワーオン・リセット信号Voが出力される。これらに
よって出力回路が構成される。このパワーオン・リセッ
ト信号Voは、第２のスイッチング回路IIがON状態の時に
ハイ・レベルとなる。
続されており、その出力抵抗R5の一端から端子１を通し
てパワーオン・リセット信号Voが出力される。これらに
よって出力回路が構成される。このパワーオン・リセッ
ト信号Voは、第２のスイッチング回路IIがON状態の時に
ハイ・レベルとなる。
さらに、トランジスタQ2のコレクタは、ベース抵抗R4を
通して、第２のNPNトランジスタQ3のベースに接続さ
れ、このトランジスタQ3のコレクタ抵抗R3は、ダイオー
ドD2を通してトランジスタQ2のベースに接続され、正帰
還回路を構成する。本回路によりトランジスタQ3がONす
ると、抵抗R3が抵抗R2と並列接続されることになり、こ
れらを通してトランジスタQ2のベース電流が流れ、トラ
ンジスタQ2を十分ドライブできるようになる。
通して、第２のNPNトランジスタQ3のベースに接続さ
れ、このトランジスタQ3のコレクタ抵抗R3は、ダイオー
ドD2を通してトランジスタQ2のベースに接続され、正帰
還回路を構成する。本回路によりトランジスタQ3がONす
ると、抵抗R3が抵抗R2と並列接続されることになり、こ
れらを通してトランジスタQ2のベース電流が流れ、トラ
ンジスタQ2を十分ドライブできるようになる。
次に、本実施例の回路の動作について第１図および第２
図を参照して説明する。
図を参照して説明する。
第２図（ａ）は電源Vccの電圧、同図（ｂ）はコンデン
サC1の充電電圧Vc、同図（ｃ）はパワーオン・リセット
信号Vo、同図（ｄ）は各トランジスタQ1〜Q3の状態を示
すタイム・チャートである。
サC1の充電電圧Vc、同図（ｃ）はパワーオン・リセット
信号Vo、同図（ｄ）は各トランジスタQ1〜Q3の状態を示
すタイム・チャートである。
まず、電源投入により電源Vccの電圧が第２図（ａ）に
示すように上昇し、一定の許容動作電圧VAに達すると、
第１の定電圧ダイオードD1が導通し、トランジスタQ1が
ONする。すなわち、第１のスイッチング回路ＩがONす
る。これにより、コンデンサC1に充電が開始され、コン
デンサC1の充電電圧Vcは、第２図（ｂ）に示すように上
昇する。この電圧が、第２の定電圧ダイオードD2のツェ
ナー電圧VZ2と、トランジスタQ2のベース・エミッタ間
電圧VBE2の和から、第１のダイオードD3の順方向電圧V
D3を引いた一定値に達すると、ツェナーダイオードD2が
導通する。これによって、抵抗R2を通してトランジスタ
Q2のベース電流が流れ、トランジスタQ2すなわち第２の
スイッチング回路IIがわずかにONする。これで、端子１
の電位が上昇し、抵抗R4を通してトランジスタQ3にベー
ス電流が供給されはじめる。このベース電流によりトラ
ンジスタQ3もわずかにONして、トランジスタQ2のベース
電流を、コレクタ抵抗R3を通してさらにドライブするた
め、トランジスタQ2がさらにONし、端子１の電位もさら
に上昇する。以下同様のことを繰り返して正帰還がかか
り、トランジスタQ2、Q3は急速にONし、電源Vccが出力
抵抗R5に印加され、端子１から第２図（ｃ）に示すよう
なハイ・レベルのパワーオン・リセット信号Voが出力さ
れる。
示すように上昇し、一定の許容動作電圧VAに達すると、
第１の定電圧ダイオードD1が導通し、トランジスタQ1が
ONする。すなわち、第１のスイッチング回路ＩがONす
る。これにより、コンデンサC1に充電が開始され、コン
デンサC1の充電電圧Vcは、第２図（ｂ）に示すように上
昇する。この電圧が、第２の定電圧ダイオードD2のツェ
ナー電圧VZ2と、トランジスタQ2のベース・エミッタ間
電圧VBE2の和から、第１のダイオードD3の順方向電圧V
D3を引いた一定値に達すると、ツェナーダイオードD2が
導通する。これによって、抵抗R2を通してトランジスタ
Q2のベース電流が流れ、トランジスタQ2すなわち第２の
スイッチング回路IIがわずかにONする。これで、端子１
の電位が上昇し、抵抗R4を通してトランジスタQ3にベー
ス電流が供給されはじめる。このベース電流によりトラ
ンジスタQ3もわずかにONして、トランジスタQ2のベース
電流を、コレクタ抵抗R3を通してさらにドライブするた
め、トランジスタQ2がさらにONし、端子１の電位もさら
に上昇する。以下同様のことを繰り返して正帰還がかか
り、トランジスタQ2、Q3は急速にONし、電源Vccが出力
抵抗R5に印加され、端子１から第２図（ｃ）に示すよう
なハイ・レベルのパワーオン・リセット信号Voが出力さ
れる。
コンデンサC1の電圧が第２のスイッチング回路IIをONさ
せるまでの遅れ時間ｔは、電源Vccの電圧の上昇速度に
もよるが、ほぼコンデンサC1の容量および抵抗R2の抵抗
値並びに、第２の定電圧ダイオードD2のツェナー電圧Vz
2等によって定まる。そして、この遅れ時間ｔは、電源V
ccがステップ状に印加されたときが最小である。従って
この最小の遅れ時間toが所定値になるよう各回路定数を
設定すれば、必ずto以上の遅延時間を得ることができ
る。
せるまでの遅れ時間ｔは、電源Vccの電圧の上昇速度に
もよるが、ほぼコンデンサC1の容量および抵抗R2の抵抗
値並びに、第２の定電圧ダイオードD2のツェナー電圧Vz
2等によって定まる。そして、この遅れ時間ｔは、電源V
ccがステップ状に印加されたときが最小である。従って
この最小の遅れ時間toが所定値になるよう各回路定数を
設定すれば、必ずto以上の遅延時間を得ることができ
る。
すなわち、このような回路を第５図に示したような集積
回路素子の電源入力端子に接続すれば、許容動作電圧VA
以上の電圧が入力端子に供給され始めた後も、一定の遅
延時間toの間は確実にリセットされ続け、誤動作を生じ
るおそれがない。
回路素子の電源入力端子に接続すれば、許容動作電圧VA
以上の電圧が入力端子に供給され始めた後も、一定の遅
延時間toの間は確実にリセットされ続け、誤動作を生じ
るおそれがない。
ここで、遅れ時間toを得る方法として、コンデンサC1を
大きくするのは実装構造と原価の点で不利である。そこ
で、コンデンサC1はなるべく小さくし、そのかわりに抵
抗R2を大きな値とするのが一般的である。本回路では、
コンデンサC1への充電開始直後、トランジスタQ3はOFF
しており、抵抗R2を大きく選んでもさしつかえないの
で、コンデンサC1を十分小さくできる。一方本回路で
は、この遅れ時間toが経過した後、トランジスタQ3がON
し、抵抗R3が抵抗R2に並列に挿入されることになるが、
このR3は、トランジスタQ2をドライブするのに十分なベ
ース電流を流せるように小さい値に選ぶことができる。
従って、本パワーオン・リセット回路は、そのファン・
アウトを大きくとることが可能となる。
大きくするのは実装構造と原価の点で不利である。そこ
で、コンデンサC1はなるべく小さくし、そのかわりに抵
抗R2を大きな値とするのが一般的である。本回路では、
コンデンサC1への充電開始直後、トランジスタQ3はOFF
しており、抵抗R2を大きく選んでもさしつかえないの
で、コンデンサC1を十分小さくできる。一方本回路で
は、この遅れ時間toが経過した後、トランジスタQ3がON
し、抵抗R3が抵抗R2に並列に挿入されることになるが、
このR3は、トランジスタQ2をドライブするのに十分なベ
ース電流を流せるように小さい値に選ぶことができる。
従って、本パワーオン・リセット回路は、そのファン・
アウトを大きくとることが可能となる。
また、電源切断時においては、電源Vccの電圧が第２図
（ａ）に示すように許容動作電圧VAまで下降すると、ト
ランジスタQ1がOFFし、トランジスタQ2はそのベース電
流が遮断されるからただちにOFFする。この時トランジ
スタQ3も同時にOFFする。従ってパワーオン・リセット
信号Voは、同図（ｃ）に示すようにただちにロウ・レベ
ルとなって、集積回路素子（図示されない）をリセット
させる。これにより、電源切断時にも、集積回路素子の
誤動作は完全に防止される。一方、コンデンサC1の充電
電圧Vcは、電源VccがVZ2＋VBE2−VD3−VD4（VD4は第２
のダイオードD4の順方向電圧）まで下降するまでは、放
電ループがないため、その充電電圧を維持し、その後、
コンデンサC1の電荷がダイオードD4を通して放電し、同
図（ｂ）に示すように０になる。
（ａ）に示すように許容動作電圧VAまで下降すると、ト
ランジスタQ1がOFFし、トランジスタQ2はそのベース電
流が遮断されるからただちにOFFする。この時トランジ
スタQ3も同時にOFFする。従ってパワーオン・リセット
信号Voは、同図（ｃ）に示すようにただちにロウ・レベ
ルとなって、集積回路素子（図示されない）をリセット
させる。これにより、電源切断時にも、集積回路素子の
誤動作は完全に防止される。一方、コンデンサC1の充電
電圧Vcは、電源VccがVZ2＋VBE2−VD3−VD4（VD4は第２
のダイオードD4の順方向電圧）まで下降するまでは、放
電ループがないため、その充電電圧を維持し、その後、
コンデンサC1の電荷がダイオードD4を通して放電し、同
図（ｂ）に示すように０になる。
第３図は、上記実施例の変形例であり、第１図のトラン
ジスタQ1、Q2、Q3のベース・エミッタ間に、それぞれ抵
抗R6、R7、R8を接続した回路である。
ジスタQ1、Q2、Q3のベース・エミッタ間に、それぞれ抵
抗R6、R7、R8を接続した回路である。
この回路の場合は、第１の定電圧ダイオードD1、第２の
定電圧ダイオードD2、またはトランジスタQ1のもれ電流
によって、トランジスタQ1、Q2、Q3がONすることを防止
し、スイッチング動作がより確実になされる利点があ
る。
定電圧ダイオードD2、またはトランジスタQ1のもれ電流
によって、トランジスタQ1、Q2、Q3がONすることを防止
し、スイッチング動作がより確実になされる利点があ
る。
第４図は、本発明の別の実施例を示す回路図である。
この回路は、第３図の回路のトランジスタQ2と抵抗R5に
直列に、抵抗R9を挿入した回路である。この場合、リセ
ット解除後の端子１のレベルが、集積回路素子（図示さ
れない）のリセット解除電圧レベルを保証するレベルと
なるように抵抗R3を選ぶことにより、リセット解除後の
トランジスタQ2の消費電力を小とすることができる。
直列に、抵抗R9を挿入した回路である。この場合、リセ
ット解除後の端子１のレベルが、集積回路素子（図示さ
れない）のリセット解除電圧レベルを保証するレベルと
なるように抵抗R3を選ぶことにより、リセット解除後の
トランジスタQ2の消費電力を小とすることができる。
以上のように本発明においては、電源が許容動作電圧以
上でONする第１のスイッチング回路によって、コンデン
サと抵抗を直列接続した充電回路の動作をスタートさ
せ、上記コンデンサが一定電圧以上に充電された時、第
２のスイッチング回路を正帰還回路を用いて急速にONさ
せるようにし、前記第２のスイッチング回路および出力
抵抗の直列接続回路を電源・アース間に接続して出力回
路を構成したので、電源投入時には、電源が許容動作電
圧に達した後、一定時間以上のリセット継続を確実に行
うことができる。また、電源切断時には、許容動作電圧
まで下降した時ただちにリセットすることができる。さ
らに、コンデンサの容量を小さくし、かつファン・アウ
トを大きくとるという、相反する条件を同時に満たす回
路を提供することができる。すなわち、電源投入切断時
における集積回路の誤動作を確実に防止できると共に、
実装上または原価の点で有利で、ファン・アウトも大き
くとれるという効果がある。
上でONする第１のスイッチング回路によって、コンデン
サと抵抗を直列接続した充電回路の動作をスタートさ
せ、上記コンデンサが一定電圧以上に充電された時、第
２のスイッチング回路を正帰還回路を用いて急速にONさ
せるようにし、前記第２のスイッチング回路および出力
抵抗の直列接続回路を電源・アース間に接続して出力回
路を構成したので、電源投入時には、電源が許容動作電
圧に達した後、一定時間以上のリセット継続を確実に行
うことができる。また、電源切断時には、許容動作電圧
まで下降した時ただちにリセットすることができる。さ
らに、コンデンサの容量を小さくし、かつファン・アウ
トを大きくとるという、相反する条件を同時に満たす回
路を提供することができる。すなわち、電源投入切断時
における集積回路の誤動作を確実に防止できると共に、
実装上または原価の点で有利で、ファン・アウトも大き
くとれるという効果がある。
第１図は本発明のパワーオン・リセット回路の実施例を
示す回路図、第２図はこの実施例の各部の電圧波形と動
作等を示すタイム・チャート、第３図はその変形例を示
す回路図、第４図は本発明の別の実施例を示す回路図、
第５図は従来のパワーオン・リセット回路の構成を示す
回路図、第６図と第７図はその動作を示すタイムチャー
トである。 １……出力端子、 ２……集積回路素子、 C1……コンデンサ、 D1……第１の定電圧ダイオード、 D2……第２の定電圧ダイオード、 D3……第１のダイオード、 D4……第２のダイオード、 Q1……第１のNPNトランジスタ、 Q2……PNPトランジスタ、 Q3……第２のNPNトランジスタ、 R1〜R3、R11……抵抗、 VA……許容動作電圧、 VB……リセット解除電圧、 Vcc……電源、 Vc……コンデンサの充電電圧、 Vo……パワーオン・リセット信号、 VZ1、VZ2……第１および第２の定電圧ダイオードのツェ
ナー電圧、 VD3、VD4……ダイオードD3およびD4の順方向電圧。 VBE1、VBE2……トランジスタQ1およびQ2のベース・エミ
ッタ間電圧、
示す回路図、第２図はこの実施例の各部の電圧波形と動
作等を示すタイム・チャート、第３図はその変形例を示
す回路図、第４図は本発明の別の実施例を示す回路図、
第５図は従来のパワーオン・リセット回路の構成を示す
回路図、第６図と第７図はその動作を示すタイムチャー
トである。 １……出力端子、 ２……集積回路素子、 C1……コンデンサ、 D1……第１の定電圧ダイオード、 D2……第２の定電圧ダイオード、 D3……第１のダイオード、 D4……第２のダイオード、 Q1……第１のNPNトランジスタ、 Q2……PNPトランジスタ、 Q3……第２のNPNトランジスタ、 R1〜R3、R11……抵抗、 VA……許容動作電圧、 VB……リセット解除電圧、 Vcc……電源、 Vc……コンデンサの充電電圧、 Vo……パワーオン・リセット信号、 VZ1、VZ2……第１および第２の定電圧ダイオードのツェ
ナー電圧、 VD3、VD4……ダイオードD3およびD4の順方向電圧。 VBE1、VBE2……トランジスタQ1およびQ2のベース・エミ
ッタ間電圧、
Claims (1)
- 【請求項１】次の〜の回路から構成されたことを特
徴とするパワーオン・リセット回路。 第１の定電圧ダイオードと抵抗とを直列接続してその
一端を電源に接続した定電圧回路と、この定電圧回路の
他端をベースに接続し、エミッタをアースに接続した第
１のNPNトランジスタとから成る第１のスイッチング回
路。 一端を電源に接続したコンデンサとこのコンデンサの
他端にアノードを接続した第１のダイオードと一端がこ
の第１のダイオードのカソードに接続され他端が前記第
１のNPNトランジスタのコレクタに接続された抵抗と、
カソードを前記第１のダイオードのアノードに接続し、
アノードをアースに接続した放電用の第２のダイオード
とから成り前記第１のスイッチング回路により充電動作
を制御される充電回路。 前記充電回路によりスイッチング用の電流を供給され
るPNPトランジスタと、カソードをこのPNPトランジスタ
のベースに接続しアノードを前記第１のダイオードのカ
ソードに接続した第２の定電圧ダイオードとから成る第
２のスイッチング回路。 一端が前記PNPトランジスタのコレクタに接続され他
端がアースに接続された抵抗と、そのPNPトランジスタ
のコレクタに接続された出力端子とを有する出力回路。 エミッタを前記第１のNPNトランジスタのコレクタに
接続した第２のNPNトランジスタと、一端を前記第２の
定電圧ダイオードのアノードに接続して他端を前記第２
のNPNトランジスタのコレクタに接続した抵抗と、一端
を前記PNPトランジスタのコレクタに接続し他端を前記
第２のNPNトランジスタのベースに接続した抵抗とから
成る正帰還回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61112469A JPH077910B2 (ja) | 1986-05-19 | 1986-05-19 | パワ−オン・リセツト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61112469A JPH077910B2 (ja) | 1986-05-19 | 1986-05-19 | パワ−オン・リセツト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62269413A JPS62269413A (ja) | 1987-11-21 |
| JPH077910B2 true JPH077910B2 (ja) | 1995-01-30 |
Family
ID=14587419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61112469A Expired - Lifetime JPH077910B2 (ja) | 1986-05-19 | 1986-05-19 | パワ−オン・リセツト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077910B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0670767B2 (ja) * | 1989-12-01 | 1994-09-07 | 茨城日本電気株式会社 | パワーオン・リセット回路 |
| CN106095040A (zh) * | 2016-06-07 | 2016-11-09 | 青岛歌尔声学科技有限公司 | 一种按键控制电路及电子产品 |
-
1986
- 1986-05-19 JP JP61112469A patent/JPH077910B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62269413A (ja) | 1987-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH077910B2 (ja) | パワ−オン・リセツト回路 | |
| EP0868688B1 (en) | A reset circuit for ensuring proper reset when used with decaying power supplies | |
| JPH077911B2 (ja) | パワ−オン・リセツト回路 | |
| JPH09149631A (ja) | 電源装置 | |
| JP2507594B2 (ja) | スロ―スタ―ト回路 | |
| JPH0834420B2 (ja) | パワ−オン・リセツト回路 | |
| JP2710349B2 (ja) | パワーオンリセット回路 | |
| JPH07118640B2 (ja) | パワ−オン・リセツト回路 | |
| JP2758613B2 (ja) | バッテリー・バックアップ回路 | |
| JPH0161261B2 (ja) | ||
| EP0807330B1 (en) | Current one-shot circuit | |
| JPH0733462Y2 (ja) | タイマ回路 | |
| JP3540869B2 (ja) | 自己バイアス型電子回路用のスタータ回路装置 | |
| JP2717829B2 (ja) | タイマ装置 | |
| JPH02128513A (ja) | パワーオン・リセット回路 | |
| JPS645383Y2 (ja) | ||
| JPH07105702B2 (ja) | リセツト信号発生回路 | |
| JPH0261814B2 (ja) | ||
| JPS6116086B2 (ja) | ||
| JPH0311745Y2 (ja) | ||
| JP3036280B2 (ja) | タイマー回路 | |
| JPS6327457Y2 (ja) | ||
| JPH0473326B2 (ja) | ||
| JPH061424B2 (ja) | システムリセット回路 | |
| JPS6130413Y2 (ja) |