JPS6130413Y2 - - Google Patents
Info
- Publication number
- JPS6130413Y2 JPS6130413Y2 JP17792976U JP17792976U JPS6130413Y2 JP S6130413 Y2 JPS6130413 Y2 JP S6130413Y2 JP 17792976 U JP17792976 U JP 17792976U JP 17792976 U JP17792976 U JP 17792976U JP S6130413 Y2 JPS6130413 Y2 JP S6130413Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- electronic circuit
- turned
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Circuits Of Receivers In General (AREA)
Description
【考案の詳細な説明】
この考案は電子回路の電源装置に関するもので
ある。
ある。
一般に電子回路の電源装置は、その電源電圧が
電源オフ時にある時定数をもつて減少していくの
で、電源電圧が零になるまでの過度期において出
力のふらつき、異常動作、誤動作等の不具合を生
じることがある。
電源オフ時にある時定数をもつて減少していくの
で、電源電圧が零になるまでの過度期において出
力のふらつき、異常動作、誤動作等の不具合を生
じることがある。
この考案は上記不具合を解決した電子回路の電
源装置を提供することを目的とするものである。
源装置を提供することを目的とするものである。
以下図面に基づいてこの考案の構成及び動作を
説明する。
説明する。
第１図はこの考案の一実施例を示す回路図であ
る。図において、１は電子回路である。電子回路
１には電源＋Ｂが供給され、かつ電子回路１とア
ース間にはNPN形トランジスタＱ１のコレク
タ・エミツタ通電路が接続されている。また、ト
ランジスタＱ１のベースは抵抗Ｒ１とコンデンサ
Ｃ１及び抵抗Ｒ２の並列接続体とを介して電源＋
Ｂに接続されている。なお、コンデンサＣ１と抵
抗Ｒ２との並列接続体の時定数は電源＋Ｂの電源
オフ時の時定数より大きく設定してある。
る。図において、１は電子回路である。電子回路
１には電源＋Ｂが供給され、かつ電子回路１とア
ース間にはNPN形トランジスタＱ１のコレク
タ・エミツタ通電路が接続されている。また、ト
ランジスタＱ１のベースは抵抗Ｒ１とコンデンサ
Ｃ１及び抵抗Ｒ２の並列接続体とを介して電源＋
Ｂに接続されている。なお、コンデンサＣ１と抵
抗Ｒ２との並列接続体の時定数は電源＋Ｂの電源
オフ時の時定数より大きく設定してある。
このような構成において、電源＋Ｂが印加され
ている定常状態ではトランジスタＱ１のベースに
抵抗Ｒ２，Ｒ１を介して電源＋Ｂが印加されてい
るので、トランジスタＱ１はオン状態となつてお
りそのベースにはベース・エミツタ間電圧VBE
が現われている。
ている定常状態ではトランジスタＱ１のベースに
抵抗Ｒ２，Ｒ１を介して電源＋Ｂが印加されてい
るので、トランジスタＱ１はオン状態となつてお
りそのベースにはベース・エミツタ間電圧VBE
が現われている。
さて、いま電源＋Ｂを時刻t1でオフしたとする
と、電源＋Ｂの電圧は第２図Ａ曲線に示すように
電源時定数にしたがつて減少する。このときコン
デンサＣ１の電荷は抵抗Ｒ２を介して放電を開始
するが、並列接続体の時定数は大きく設定してあ
るため、トランジスタＱ１のベース電圧は第２図
Ｂ曲線に示すように、コンデンサＣ１及び抵抗Ｒ
２による保持作用により最初Ａ曲線の電圧減少に
ほとんど追従して下がつて負電位になり、次にＡ
曲線の電圧が零になつた時点からコンデンサＣ１
の放電にしたがつて上昇して零電位に戻る。
と、電源＋Ｂの電圧は第２図Ａ曲線に示すように
電源時定数にしたがつて減少する。このときコン
デンサＣ１の電荷は抵抗Ｒ２を介して放電を開始
するが、並列接続体の時定数は大きく設定してあ
るため、トランジスタＱ１のベース電圧は第２図
Ｂ曲線に示すように、コンデンサＣ１及び抵抗Ｒ
２による保持作用により最初Ａ曲線の電圧減少に
ほとんど追従して下がつて負電位になり、次にＡ
曲線の電圧が零になつた時点からコンデンサＣ１
の放電にしたがつて上昇して零電位に戻る。
したがつて、トランジスタＱ１のベース電圧は
電源オフと同時にベース・エミツタ間電圧VBE
より下がるので、トランジスタＱ１はすぐにオフ
状態となる。よつて、電子回路１のアース側は開
放されるので前述した電源オフ時の不具合は生じ
ない。
電源オフと同時にベース・エミツタ間電圧VBE
より下がるので、トランジスタＱ１はすぐにオフ
状態となる。よつて、電子回路１のアース側は開
放されるので前述した電源オフ時の不具合は生じ
ない。
なお、抵抗Ｒ２の抵抗値が小さいとコンデンサ
Ｃ１の保持作用がうまく行なわれず電源オフ時に
トランジスタＱ１がオン状態を保つたままとなり
オフ状態とならないので、ある程度大きな値に選
ぶ必要がある。抵抗Ｒ１はトランジスタＱ１に過
大なベース電流が流れないようにするための保護
抵抗である。
Ｃ１の保持作用がうまく行なわれず電源オフ時に
トランジスタＱ１がオン状態を保つたままとなり
オフ状態とならないので、ある程度大きな値に選
ぶ必要がある。抵抗Ｒ１はトランジスタＱ１に過
大なベース電流が流れないようにするための保護
抵抗である。
次に、第３図はこの考案の他の実施例を示す回
路図であり、トランジスタＱ１にPNP形を用いた
場合を示すものである。
路図であり、トランジスタＱ１にPNP形を用いた
場合を示すものである。
第３図において、いま電源＋Ｂを時刻t1でオフ
したとすると、電源＋Ｂの電源電圧は第４図Ａ曲
線に示すように減少し、トランジスタＱ１のベー
ス電圧は第４図Ｂ曲線に示すように減少するので
トランジスタＱ１はすぐにオフ状態となり、同様
に前述した電源オフ時の不具合は生じない。
したとすると、電源＋Ｂの電源電圧は第４図Ａ曲
線に示すように減少し、トランジスタＱ１のベー
ス電圧は第４図Ｂ曲線に示すように減少するので
トランジスタＱ１はすぐにオフ状態となり、同様
に前述した電源オフ時の不具合は生じない。
以上述べたように、この考案によれば、電子回
路における電源オフ時の出力のふらつき、異常動
作、誤動作等の不具合を防止することができる効
果が得られる。
路における電源オフ時の出力のふらつき、異常動
作、誤動作等の不具合を防止することができる効
果が得られる。
第１図はこの考案の一実施例を示す回路図、第
２図は第１図の説明に供する電圧特性図、第３図
はこの考案の他の実施例を示す回路図、第４図は
第３図の説明に供する電圧特性図である。 １……電子回路、Ｑ１……トランジスタ、Ｒ
１，Ｒ２……抵抗、Ｃ１……コンデンサ。
２図は第１図の説明に供する電圧特性図、第３図
はこの考案の他の実施例を示す回路図、第４図は
第３図の説明に供する電圧特性図である。 １……電子回路、Ｑ１……トランジスタ、Ｒ
１，Ｒ２……抵抗、Ｃ１……コンデンサ。
Claims (1)
- 電源が供給された電子回路の一方の電源線路に
トランジスタのコレクタ・エミツタ通電路を直列
接続させた電子回路の電源装置において、上記ト
ランジスタのベースと上記電子回路の他端の電源
線路との間に第１の抵抗と、コンデンサ及び第２
の抵抗の並列接続体とが直列接続されるととも
に、前記並列接続体の時定数が前記電源のオフ時
の時定数よる大きく設定され、上記電源のオフ動
作に共い、上記トランジスタが直ちにオフ状態に
なるように構成したことを特徴とする電子回路の
電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17792976U JPS6130413Y2 (ja) | 1976-12-28 | 1976-12-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17792976U JPS6130413Y2 (ja) | 1976-12-28 | 1976-12-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5394016U JPS5394016U (ja) | 1978-08-01 |
| JPS6130413Y2 true JPS6130413Y2 (ja) | 1986-09-05 |
Family
ID=28785183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17792976U Expired JPS6130413Y2 (ja) | 1976-12-28 | 1976-12-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6130413Y2 (ja) |
-
1976
- 1976-12-28 JP JP17792976U patent/JPS6130413Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5394016U (ja) | 1978-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6130413Y2 (ja) | ||
| US3904951A (en) | Emitter coupled logic current reference source | |
| JPS6025154Y2 (ja) | ミユ−テイング回路 | |
| JPS645383Y2 (ja) | ||
| JPS5844414Y2 (ja) | リセット回路 | |
| JP2758613B2 (ja) | バッテリー・バックアップ回路 | |
| JPH0142168Y2 (ja) | ||
| JPS6218991Y2 (ja) | ||
| JPS604359Y2 (ja) | 双安定リレ−制御回路 | |
| JPH019243Y2 (ja) | ||
| JPS5936035Y2 (ja) | サイリスタ発振回路 | |
| JPS6256687B2 (ja) | ||
| JPS5834495Y2 (ja) | 直流安定化電源の過電流保護回路 | |
| JPH0215129Y2 (ja) | ||
| JPH0138685Y2 (ja) | ||
| JPS5832354Y2 (ja) | 遅延機能を有するリレ−駆動回路 | |
| JPS5941615Y2 (ja) | ミュ−ティング回路 | |
| JPH077910B2 (ja) | パワ−オン・リセツト回路 | |
| JPH0812989B2 (ja) | 時定数回路 | |
| JPH07118640B2 (ja) | パワ−オン・リセツト回路 | |
| JPS6215884B2 (ja) | ||
| JPH048129U (ja) | ||
| JPS6046572B2 (ja) | 電源投入時誤動作防止回路 | |
| JPS60227172A (ja) | 過電圧検出回路 | |
| JPH0641236U (ja) | 出力回路 |