JPS5832354Y2 - 遅延機能を有するリレ−駆動回路 - Google Patents
遅延機能を有するリレ−駆動回路Info
- Publication number
- JPS5832354Y2 JPS5832354Y2 JP18344978U JP18344978U JPS5832354Y2 JP S5832354 Y2 JPS5832354 Y2 JP S5832354Y2 JP 18344978 U JP18344978 U JP 18344978U JP 18344978 U JP18344978 U JP 18344978U JP S5832354 Y2 JPS5832354 Y2 JP S5832354Y2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- trigger element
- parallel
- voltage
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Relay Circuits (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
本考案は、遅延機能を有するリレー駆動回路に係るもの
である。
である。
本考案の目的とするところは、オン遅延およびオフ遅延
機能を有し、且つ構成簡単で、しかも遅延時間精度が良
好なリレー駆動回路を提供することにある。
機能を有し、且つ構成簡単で、しかも遅延時間精度が良
好なリレー駆動回路を提供することにある。
以下実施例により本考案を詳細に説明する。
第１図において、Ｃ１は第１コンテ゛ンサで、放電抵抗
Ｒ１を並列接続し、充電抵抗Ｒ２を直列接続して電源Ｅ
に接続する。
Ｒ１を並列接続し、充電抵抗Ｒ２を直列接続して電源Ｅ
に接続する。
Ｔ１は第１トリガ要素で、トランジスタＱ工、Ｑ２によ
り構成され、Ｔ２は第２トリガ要素で、トランジスタＱ
３．Ｑ４により構成されている。
り構成され、Ｔ２は第２トリガ要素で、トランジスタＱ
３．Ｑ４により構成されている。
この第１トリガ要素Ｔ１と抵抗Ｒ３を並列接続したダイ
オードＤ１と第２トリガ要素Ｔ２とを直列接続して第１
コンデンサＣ１に並列に接続しておく。
オードＤ１と第２トリガ要素Ｔ２とを直列接続して第１
コンデンサＣ１に並列に接続しておく。
ここに、ダイオードＤ□に並列接続されている抵抗Ｒ３
はダイオードＤ１の順方向電圧降下によってコンテ゛ン
サＣ２の充電完了電圧が低下するのを防止するためのも
ので、抵抗Ｒ３を設けることによって、充電完了直前の
電流が少ない場合におけるダイオードＤ１の順方向電圧
降下を略零とすることができる。
はダイオードＤ１の順方向電圧降下によってコンテ゛ン
サＣ２の充電完了電圧が低下するのを防止するためのも
ので、抵抗Ｒ３を設けることによって、充電完了直前の
電流が少ない場合におけるダイオードＤ１の順方向電圧
降下を略零とすることができる。
このようにしてコンデンサＣ２の充電完了電圧を高くす
ると、リレー復帰用のエネルギすなわちコンデンサＣ２
の充電々荷が大きくなり、２安定リレーＲｙの復帰動作
が確実になる。
ると、リレー復帰用のエネルギすなわちコンデンサＣ２
の充電々荷が大きくなり、２安定リレーＲｙの復帰動作
が確実になる。
Ｃ２は第２コンテ゛ンサで、２安定リレーＲｙを直列接
続して第２トリガ要素Ｔ２に並列に接続しておく。
続して第２トリガ要素Ｔ２に並列に接続しておく。
Ｒ４，Ｒ５は分圧抵抗で、ツェナーダイオードＺＤとと
もに直列接続して第１コンデンサＣ□に並列に接続して
分圧するようにし、抵抗Ｒ４とツェナーダイオードＺＤ
の接続点を第１トリガ要素Ｔ１の制御端子Ｇ１に接続し
ておく。
もに直列接続して第１コンデンサＣ□に並列に接続して
分圧するようにし、抵抗Ｒ４とツェナーダイオードＺＤ
の接続点を第１トリガ要素Ｔ１の制御端子Ｇ１に接続し
ておく。
トランジスタＱ５は電源Ｅが印加されている間はオンし
ており、トランジスタＱ４のベース電位を低く保ち、サ
ージ電圧などで第２トリガ要素Ｔ２が点弧されるのを防
止している。
ており、トランジスタＱ４のベース電位を低く保ち、サ
ージ電圧などで第２トリガ要素Ｔ２が点弧されるのを防
止している。
ダイオードＤ２はトランジスタＱ３のベースからトラン
ジスタＱ５のベースを通って第２コンテ゛ンサＣ２の放
電回路が形成されるのを防止するもので、ダイオードＤ
３はダイオードＤ２の順方向電圧降下分を打消すための
ものである。
ジスタＱ５のベースを通って第２コンテ゛ンサＣ２の放
電回路が形成されるのを防止するもので、ダイオードＤ
３はダイオードＤ２の順方向電圧降下分を打消すための
ものである。
今、第２図の時刻Ｔ。
で電源Ｅが印加されると、充電抵抗Ｒ２を通して第１コ
ンデンサＣ１にＲ２Ｃ１の時定数で充電され、第１コン
デンサＣ１の両端の電圧がＲ４，ＺＤ、Ｒ５で決まる電
圧よりも高くなる時刻ｔ１において第１トリガ要素Ｔ１
がオンし、第２コンテ゛ンサＣ２に充電電流が第２図Ｃ
のように流れ、この電流で２安定リレーＲｙが動作して
リレー接点（ま第２図ｄのように電源Ｅの投入時より時
間τ１だけ遅れてオンとなる。
ンデンサＣ１にＲ２Ｃ１の時定数で充電され、第１コン
デンサＣ１の両端の電圧がＲ４，ＺＤ、Ｒ５で決まる電
圧よりも高くなる時刻ｔ１において第１トリガ要素Ｔ１
がオンし、第２コンテ゛ンサＣ２に充電電流が第２図Ｃ
のように流れ、この電流で２安定リレーＲｙが動作して
リレー接点（ま第２図ｄのように電源Ｅの投入時より時
間τ１だけ遅れてオンとなる。
第２コンデンサＣ２の端子電圧が電源Ｅの電圧と等しく
なると充電電流は零になって２安定リレーＲｙには励磁
電流は流れなくなるが、２安定リレーＲｙはそのままの
状態を保持される。
なると充電電流は零になって２安定リレーＲｙには励磁
電流は流れなくなるが、２安定リレーＲｙはそのままの
状態を保持される。
つぎに、第２図の時刻ｔ２で電源Ｅをオフすると、第１
コンテ゛ンサＣ１の充電電荷は放電抵抗Ｒ１を通って時
定数Ｒ，Ｃ，で放電し、第１コンデンサＣ１の両端の電
圧がある電圧になると第１トリガ要素Ｔ１を流れる電流
が保持電流以下となって第１トリガ要素Ｔ１がオフとな
り、それに伴ってトランジスタＱ５がオフとなる。
コンテ゛ンサＣ１の充電電荷は放電抵抗Ｒ１を通って時
定数Ｒ，Ｃ，で放電し、第１コンデンサＣ１の両端の電
圧がある電圧になると第１トリガ要素Ｔ１を流れる電流
が保持電流以下となって第１トリガ要素Ｔ１がオフとな
り、それに伴ってトランジスタＱ５がオフとなる。
そのとき第２トリガ要素Ｔ２がオンとなって第２コンデ
ンサＣ２の充電電荷は第２１リガ要素Ｔ２を通して放電
される。
ンサＣ２の充電電荷は第２１リガ要素Ｔ２を通して放電
される。
その際、電流の向きは充電時と逆方向になり、２安定リ
レーＲｙを動作させる。
レーＲｙを動作させる。
このとき、電源Ｅのオフに対して２安定リレーＲｙの動
作には第２図の時間で２だけ遅延する。
作には第２図の時間で２だけ遅延する。
この遅延時間は抵抗Ｒ１，Ｒ２および第１コンデンサＣ
１の値を変えることにより任意に設定できる。
１の値を変えることにより任意に設定できる。
叙上のように本考案は、放電抵抗を並列接続した第１コ
ンテ゛ンサに充電抵抗を直列接続して電源に接続し、前
記第１コンテ゛ンサに並列に第１トリガ要素とダイオー
ドと第２トリガ要素との直列回路を接続し、前記第２ト
リガ要素に並列に第２コンテ゛ンサと２安定リレーの直
列回路を接続し、第１コンテ゛ンサの電圧が予め設定さ
れた電圧以上のとき第１トリガ要素がオンせしめる第１
制御回路を設けるとともに、第１トリガ要素がオフのと
き第２トリガ要素をオンせしめる第２制御回路を設けた
から、オン遅延およびオフ遅延機能をもたせることがで
き、しかも、構成簡単で、第１トリガ要素により第１コ
ンデンサの端子電圧変化が微小な場合でも安定に動作さ
せることができて遅延時間精度がよいという効果を奏す
るものである。
ンテ゛ンサに充電抵抗を直列接続して電源に接続し、前
記第１コンテ゛ンサに並列に第１トリガ要素とダイオー
ドと第２トリガ要素との直列回路を接続し、前記第２ト
リガ要素に並列に第２コンテ゛ンサと２安定リレーの直
列回路を接続し、第１コンテ゛ンサの電圧が予め設定さ
れた電圧以上のとき第１トリガ要素がオンせしめる第１
制御回路を設けるとともに、第１トリガ要素がオフのと
き第２トリガ要素をオンせしめる第２制御回路を設けた
から、オン遅延およびオフ遅延機能をもたせることがで
き、しかも、構成簡単で、第１トリガ要素により第１コ
ンデンサの端子電圧変化が微小な場合でも安定に動作さ
せることができて遅延時間精度がよいという効果を奏す
るものである。
第１図は本考案遅延機能を有するリレー駆動回路の一実
施例の回路図、第２図ａ−ｄは同上の動作タイムチャー
トである。 Ｒ１・・・・・・放電抵抗、Ｒ２・・・・・・充電抵抗
、Ｒ３・・・・・・抵抗、Ｃ１・・・・・・第１コンデ
ンサ、Ｃ２・・・・・・第２コンテ゛ンサ、Ｅ・・・・
・・電源、Ｔ１・・・・・・第１トリガ要素、Ｔ２・・
・・・・第２トリガ要素、Ｄｌ・・・・・・ダイオード
、Ｒｙ・・・・・・２安定リレー、Ｇ１・・・・・・制
御端子、Ｇ２・・・・・・制御端子。
施例の回路図、第２図ａ−ｄは同上の動作タイムチャー
トである。 Ｒ１・・・・・・放電抵抗、Ｒ２・・・・・・充電抵抗
、Ｒ３・・・・・・抵抗、Ｃ１・・・・・・第１コンデ
ンサ、Ｃ２・・・・・・第２コンテ゛ンサ、Ｅ・・・・
・・電源、Ｔ１・・・・・・第１トリガ要素、Ｔ２・・
・・・・第２トリガ要素、Ｄｌ・・・・・・ダイオード
、Ｒｙ・・・・・・２安定リレー、Ｇ１・・・・・・制
御端子、Ｇ２・・・・・・制御端子。
Claims (1)
- 放電抵抗を並列接続した第１コンデンサに充電抵抗を直
列接続して電源に接続し、前記第１コンデンサに並列に
第１トリガ要素とダイオードと第２トリガ要素との直列
回路を接続し、前記第２トリガ要素に並列に第２コンデ
ンサと２安定リレーの直列回路を接続し、第１コンデン
サの電圧が予め設定された電圧以上のとき第１トリガ要
素をオンせしめる第１制御回路を設けるとともに、第１
トリガ要素がオフのとき第２トリガ要素をオンせしめる
第２制御回路を設けて成る遅延機能を有するリレー駆動
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18344978U JPS5832354Y2 (ja) | 1978-12-29 | 1978-12-29 | 遅延機能を有するリレ−駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18344978U JPS5832354Y2 (ja) | 1978-12-29 | 1978-12-29 | 遅延機能を有するリレ−駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55100354U JPS55100354U (ja) | 1980-07-12 |
| JPS5832354Y2 true JPS5832354Y2 (ja) | 1983-07-18 |
Family
ID=29195123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18344978U Expired JPS5832354Y2 (ja) | 1978-12-29 | 1978-12-29 | 遅延機能を有するリレ−駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5832354Y2 (ja) |
-
1978
- 1978-12-29 JP JP18344978U patent/JPS5832354Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55100354U (ja) | 1980-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5832354Y2 (ja) | 遅延機能を有するリレ−駆動回路 | |
| JPS5832355Y2 (ja) | 遅延機能を有するリレ−駆動回路 | |
| JPS5844414Y2 (ja) | リセット回路 | |
| US3943415A (en) | Timing circuit | |
| JPH0115173B2 (ja) | ||
| JPS604359Y2 (ja) | 双安定リレ−制御回路 | |
| JPH0119566Y2 (ja) | ||
| JPS6130413Y2 (ja) | ||
| JPS5941615Y2 (ja) | ミュ−ティング回路 | |
| JPH0541415Y2 (ja) | ||
| JPS6016022Y2 (ja) | ラツチングリレ−駆動回路 | |
| JPS5837931B2 (ja) | 双安定リレ−制御回路 | |
| JPS5821235Y2 (ja) | タンアンテイマルチバイブレ−タ | |
| JPH0535622Y2 (ja) | ||
| JPH0215129Y2 (ja) | ||
| JPS6218991Y2 (ja) | ||
| JPS597765Y2 (ja) | ミュ−テイング信号発生回路 | |
| JPH0526950Y2 (ja) | ||
| JPH0221808Y2 (ja) | ||
| JPH0733462Y2 (ja) | タイマ回路 | |
| JPH062342Y2 (ja) | 発振回路 | |
| JPH0578249B2 (ja) | ||
| JPH0585088B2 (ja) | ||
| JPS6416133U (ja) | ||
| JPH0812989B2 (ja) | 時定数回路 |