JPS5844414Y2 - リセット回路 - Google Patents
リセット回路Info
- Publication number
- JPS5844414Y2 JPS5844414Y2 JP1613479U JP1613479U JPS5844414Y2 JP S5844414 Y2 JPS5844414 Y2 JP S5844414Y2 JP 1613479 U JP1613479 U JP 1613479U JP 1613479 U JP1613479 U JP 1613479U JP S5844414 Y2 JPS5844414 Y2 JP S5844414Y2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- resistor
- power supply
- supply voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
本考案はマイクロコンピュータ、論理集積回路素子等の
リセット回路に関し、その目的とするところはマイクロ
コンピュータ等の電源電圧が電源装置の異常等の種々の
事情により一旦保証電圧より低下して再び正常値に回復
した時、マイクロコンピュータ等が動作を停止したまま
にならぬよう電源電圧の変化時には確実にマイクロコン
ピュータ等をリセットできる簡単な構成のリセット回路
を提供しようとすることにある。
リセット回路に関し、その目的とするところはマイクロ
コンピュータ等の電源電圧が電源装置の異常等の種々の
事情により一旦保証電圧より低下して再び正常値に回復
した時、マイクロコンピュータ等が動作を停止したまま
にならぬよう電源電圧の変化時には確実にマイクロコン
ピュータ等をリセットできる簡単な構成のリセット回路
を提供しようとすることにある。
以下に本考案の一実施例について図面と共に説明する。
図にトいて、１はマイクロコンピュータ、２．３はその
電源端子、４はリセット入力端子である。
電源端子、４はリセット入力端子である。
５はリセット回路、６，７はその電源電圧検出端子、８
はリセット信号出力端子である。
はリセット信号出力端子である。
上記リセット回路５の構成を説明すると、端子６゜７間
には抵抗Ｒ１とリセット用電解コンデンサＣ１とが直列
に接続され、この抵抗Ｒ１、コンデンサＣ１相互の接続
点が上記リセット信号出力端子８に接続されている。
には抵抗Ｒ１とリセット用電解コンデンサＣ１とが直列
に接続され、この抵抗Ｒ１、コンデンサＣ１相互の接続
点が上記リセット信号出力端子８に接続されている。
また上記端子６，７間には抵抗Ｒ２とｎｐｎ型トランジ
スタＴｒ１とが直列に接続され、このトランジスタＴ
ｒ １のベースと上記端子６間には抵抗Ｒ３が接続され
、この抵抗Ｒ３には電解コンデンサＣ２と抵抗Ｒ４の直
列回路が並列接続されている。
スタＴｒ１とが直列に接続され、このトランジスタＴ
ｒ １のベースと上記端子６間には抵抗Ｒ３が接続され
、この抵抗Ｒ３には電解コンデンサＣ２と抵抗Ｒ４の直
列回路が並列接続されている。
さらに上記コンデンサＣ１には放電回路を構成する抵抗
Ｒ５とｎｐｎ型トランジスタＴｒ２が直列に接続されて
むり、このトランジスタＴｒ２のベースは上記トランジ
スタＴｒ１のコレクタに接続されている。
Ｒ５とｎｐｎ型トランジスタＴｒ２が直列に接続されて
むり、このトランジスタＴｒ２のベースは上記トランジ
スタＴｒ１のコレクタに接続されている。
上記実施例において次にその動作を説明する。
まずマイクロコンピュータ１に電源を投入した時には端
子６から抵抗Ｒ１、コンデンサＣＩを介して電流が流れ
、端子８の電圧がＯかも所定値に立上がることでマイク
ロコンピュータ１はリセットされ、動作待機状態となる
。
子６から抵抗Ｒ１、コンデンサＣＩを介して電流が流れ
、端子８の電圧がＯかも所定値に立上がることでマイク
ロコンピュータ１はリセットされ、動作待機状態となる
。
この場合、端子６からコンデンサＣ２、抵抗Ｒ４、トラ
ンジスタＴｒ１のベース・エミッタを介してコンデンサ
Ｃ２への充電電流が徐々に流れコンデンサＣ２の両端電
圧は端子６，７間の電圧からトランジスタＴ ｒ １の
ベース・エミッタ間電圧ＶＢＥだけ低い値になる。
ンジスタＴｒ１のベース・エミッタを介してコンデンサ
Ｃ２への充電電流が徐々に流れコンデンサＣ２の両端電
圧は端子６，７間の電圧からトランジスタＴ ｒ １の
ベース・エミッタ間電圧ＶＢＥだけ低い値になる。
そしてトランジスタＴｒ１は更に端子６がら抵抗Ｒ３を
介してベース電流が流れトランジスタＴｒ１は導通状態
を保持する。
介してベース電流が流れトランジスタＴｒ１は導通状態
を保持する。
この時、トランジスタＴｒ２は非導通状態を保持するの
で、上記コンデンサＣ１の充電電荷はそのまま保持され
る。
で、上記コンデンサＣ１の充電電荷はそのまま保持され
る。
次にマイクロコンピュータ１の電源電圧がマイクロコン
ピュータを正常に動作させるに必要な最低の電圧いわゆ
る保証電圧以下に低下した時には、コンデンサＣ２の充
電電荷によってトランジスタＴｒ１のベースが負電位に
なりこのトランジスタＴｒ１にはベース電流が流れなく
なって非導通状態いわゆるカットオフ状態となる。
ピュータを正常に動作させるに必要な最低の電圧いわゆ
る保証電圧以下に低下した時には、コンデンサＣ２の充
電電荷によってトランジスタＴｒ１のベースが負電位に
なりこのトランジスタＴｒ１にはベース電流が流れなく
なって非導通状態いわゆるカットオフ状態となる。
そしてこの時、トランジスタＴ ｒ ２は端子６から抵
抗Ｒ２を介してベース電流が流れて導通状態になり、リ
セット用コンデンサＣ１に充電されている電荷は抵抗Ｒ
５、トランジスタＴｒ２を介して放電される。
抗Ｒ２を介してベース電流が流れて導通状態になり、リ
セット用コンデンサＣ１に充電されている電荷は抵抗Ｒ
５、トランジスタＴｒ２を介して放電される。
（図に点線で放電電流の流れを示す）
次にマイクロコンピュータ１の電源電圧が正常値に回復
した時には上記コンデンサＣ１に再び端子６から抵抗Ｒ
１を介して徐々に充電電流が流れ、端子８の電圧はＯか
ら所定値に立上がることでマイクロコンピュータ１はリ
セットされ、再び動作可能な状態となる。
した時には上記コンデンサＣ１に再び端子６から抵抗Ｒ
１を介して徐々に充電電流が流れ、端子８の電圧はＯか
ら所定値に立上がることでマイクロコンピュータ１はリ
セットされ、再び動作可能な状態となる。
ここで上記抵抗Ｒ５とトランジスタＴｒ１で構成される
放電回路がないとすると、リセット用コンデンサＣ１の
充電電荷はマイクロコンピュータ１の電源電圧が正常値
に戻ってもそのまま保持されているので、リセット信号
を得ることができず、マイクロコンピュータ１は動作が
停止されたままの状態になり、新たな動作を行なうこと
ができないが、本実施例ではこのような問題は起こらな
い。
放電回路がないとすると、リセット用コンデンサＣ１の
充電電荷はマイクロコンピュータ１の電源電圧が正常値
に戻ってもそのまま保持されているので、リセット信号
を得ることができず、マイクロコンピュータ１は動作が
停止されたままの状態になり、新たな動作を行なうこと
ができないが、本実施例ではこのような問題は起こらな
い。
また本実施例のリセット回路がリセット動作を行なう時
の端子６，７間の電圧の最大値ＶＤは、コンデンサＣ２
の充電後の両端電圧をＶｃとすると ４ ＶＤ−ＶＣｘＲ３＋Ｒ４ となり、上記電圧ＶＤは抵抗Ｒ３１Ｒ４の値を調整する
ことでかなり広い範囲にわたり任意に設定することがで
きる。
の端子６，７間の電圧の最大値ＶＤは、コンデンサＣ２
の充電後の両端電圧をＶｃとすると ４ ＶＤ−ＶＣｘＲ３＋Ｒ４ となり、上記電圧ＶＤは抵抗Ｒ３１Ｒ４の値を調整する
ことでかなり広い範囲にわたり任意に設定することがで
きる。
なお、上記実施例ではマイクロコンピュータ１のリセッ
ト回路として説明したが、このリセット回路はリセット
を必要とするものであれば演算回路、フリップフロップ
回路等、各種の回路素子に適用できることは言うまでも
ない。
ト回路として説明したが、このリセット回路はリセット
を必要とするものであれば演算回路、フリップフロップ
回路等、各種の回路素子に適用できることは言うまでも
ない。
以上説明したように本考案のリセット回路によればマイ
クロコンピュータ等の電源電圧が一旦保証電圧以下に低
下して再び正常値に回復した時にもリセット動作を行な
ってマイクロコンピュータ等を動作可能な状態に回復さ
せることができ、また電源電圧の設定誤差や部品のバラ
ツキ等が多少あってもいちいち調整しないのでリセット
動作を行なわせることができ、しかも簡単な構成で安価
に製造できる等、種々の効果を得ることができる。
クロコンピュータ等の電源電圧が一旦保証電圧以下に低
下して再び正常値に回復した時にもリセット動作を行な
ってマイクロコンピュータ等を動作可能な状態に回復さ
せることができ、また電源電圧の設定誤差や部品のバラ
ツキ等が多少あってもいちいち調整しないのでリセット
動作を行なわせることができ、しかも簡単な構成で安価
に製造できる等、種々の効果を得ることができる。
図面は本考案の一実施例を示す回路図である。
１・・・・・・マイクロコンピュータ、５・・・・・刊
セット回路、６，７・・・・・・電源電圧検出端子、８
・・・・・・リセット信号出力端子、Ｒ１−Ｒ５・・・
・・・抵抗、ＣＩ。 Ｃ２・・・・・・電解コンデンサ、Ｔｒｌ ＋Ｔｒ２−
）ランジスタ。
セット回路、６，７・・・・・・電源電圧検出端子、８
・・・・・・リセット信号出力端子、Ｒ１−Ｒ５・・・
・・・抵抗、ＣＩ。 Ｃ２・・・・・・電解コンデンサ、Ｔｒｌ ＋Ｔｒ２−
）ランジスタ。
Claims (1)
- 第１．第２の電源電圧検出端子間に第１の抵抗と第１の
コンデンサを直列に接続し、この第１の抵抗と第１のコ
ンデンサ相互の接続点をマイクロコンピュータ等のリセ
ット入力端子に接続し、上記第１．第２の電源電圧検出
端子間に第２の抵抗とトランジスタを直列に接続し、こ
のトランジスタのベースと上記第１の電源電圧検出端子
間に第３の抵抗を接続し、この第３の抵抗に第２のコン
デンサと第４の抵抗の直列回路を並列接続し、かつ上記
第１のコンデンサに放電回路を並列接続し、電源電圧が
所定値以下に低下した時上記トランジスタをカットオフ
させ、その出力信号によって放電回路を作動させ、第１
のコンデンサを放電させて電源電圧が正常値に回復した
時に上記第１のコンデンサに充電電流を流してマイクロ
コンピュータ等のリセットを行なうように構成したこと
を特徴とするリセット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1613479U JPS5844414Y2 (ja) | 1979-02-09 | 1979-02-09 | リセット回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1613479U JPS5844414Y2 (ja) | 1979-02-09 | 1979-02-09 | リセット回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55117035U JPS55117035U (ja) | 1980-08-18 |
| JPS5844414Y2 true JPS5844414Y2 (ja) | 1983-10-07 |
Family
ID=28839093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1613479U Expired JPS5844414Y2 (ja) | 1979-02-09 | 1979-02-09 | リセット回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5844414Y2 (ja) |
-
1979
- 1979-02-09 JP JP1613479U patent/JPS5844414Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55117035U (ja) | 1980-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5844414Y2 (ja) | リセット回路 | |
| JPH0139118Y2 (ja) | ||
| JPH0541415Y2 (ja) | ||
| JPS6130413Y2 (ja) | ||
| JPS5840501Y2 (ja) | 近接スイッチ | |
| JPH0733462Y2 (ja) | タイマ回路 | |
| JPS6338694Y2 (ja) | ||
| JPH0578249B2 (ja) | ||
| JPS5941615Y2 (ja) | ミュ−ティング回路 | |
| JPS5831090Y2 (ja) | 電圧検出回路 | |
| JPH062345Y2 (ja) | 近接スイツチ | |
| JPS5936041Y2 (ja) | タイマ−回路 | |
| JPS5832355Y2 (ja) | 遅延機能を有するリレ−駆動回路 | |
| JP2758613B2 (ja) | バッテリー・バックアップ回路 | |
| JPH0130853Y2 (ja) | ||
| JPH07118640B2 (ja) | パワ−オン・リセツト回路 | |
| JP2717829B2 (ja) | タイマ装置 | |
| JPS644289Y2 (ja) | ||
| JPS5838435Y2 (ja) | リセット信号発生回路 | |
| JPS604359Y2 (ja) | 双安定リレ−制御回路 | |
| JPH0229782Y2 (ja) | ||
| JPS645383Y2 (ja) | ||
| JPS6218991Y2 (ja) | ||
| JPH0834420B2 (ja) | パワ−オン・リセツト回路 | |
| JPH0441368Y2 (ja) |