JPH0526950Y2 - - Google Patents

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案はテレビジヨン受像機、VTR等の電源
として使用されるスイツチング制御型電源回路に
関する。

(ロ) 従来の技術 スイツチング制御型電源回路は種々の方式に分
類され、その一つとして例えば実開昭59−155884
号公報に示される如きブロツキング発振方式のも
のが挙げられる。第４図はその一例を示してお
り、この電源回路は端子１，２間に供給される非
安定直流電圧に対してコンバータトランス３の入
力巻線N₁とスイツチングトランジスタQ₁と電流
検出用抵抗R₂がこの順に直列接続され且つ一端
がコンデンサC₁とダイオードD₁と抵抗R₃からな
る直並列回路を介して接地された前記トランス３
の帰還巻線N₃の他端がスイツチングトランジス
タQ₁のベースに接続され、これによつてブロツ
キング発振回路が構成されている。また、上記帰
還巻線N₃と連続して設けられた検出巻線N₄には
コンデンサC₂とその充電用ダイオードD₂が直列
に接続され、この両者の接続中点Ａと接地点との
間に電流制限抵抗R₄を介して制御トランジスタ
Q₂が接続されており且つこのトランジスタQ₂の
ベースと前記Ａ点との間にはツエナーダイオード
ZDが接続されている。そして、前記トランス３
の出力巻線N₂からダイオードD₃とコンデンサC₃
によつて直流出力電圧V₀が取り出されるように
なつている。

すなわち、この第４図の電源回路では、ブロツ
キング発振動作によりスイツチングトランジスタ
Q₁がターンオンすると、電流Ii（第３図参照）が
流れる。従つて、このオン期間では、前述のＡ点
の電位V_Aは、上記電流Iiにより抵抗R₂に発生す
る電圧V_Rと、スイツチングトランジスタQ₁のベ
ース・エミツタ間立上り電圧V_BE1と、スイツチン
グトランジスタQ₁の以前のオフ期間に検出巻線
N₄の電圧によつて図示の極性に充電されたコン
デンサC₂の電圧Vdの和になる。そして、この電
位V_Aが上記電流Iiの増加につれて上昇し、ツエナ
ーダイオードZDのツエナー電圧V₂と制御トラン
ジスタQ₂のV_BE2の和を越えると、制御トランジ
スタQ₂がターンオンする。すると、上記コンデ
ンサC₂の電圧Vdを電源として図示の経路でスイ
ツチングトランジスタQ₁に逆バイアス電流Id（第
３図参照）が流れ、それによつてこのスイツチン
グトランジスタQ₁がターンオフして該トランジ
スタのオン期間が終了することになる。ここで、
直流出力電圧V_pが設定値よりも上昇したときは、
出力巻線N₂と検出巻線N₄が密結合されているの
で、コンデンサC₂の電圧Vdも増大する。このた
め、制御トランジスタQ₂のターンオンタイミン
グが早くなつてスイツチングトランジスタQ₁の
オン期間が短縮され、上記出力電圧V_pの上昇が
抑圧されて安定化される訳である。出力電圧が低
下した場合も同様である。

(ハ) 考案が解決しようとする課題 斯上したスイツチング制御型電源回路では、軽
負荷のとき電流検出用抵抗R₂の電圧降下が小さ
くブロツキング発振が不安定となるので、負荷に
ダミー負荷を追加したりまたは電流検出用抵抗
R₂の値を大きくしていた。しかしダミー負荷を
接続すると効率が悪化する問題点があり、電流検
出用抵抗R₂を大きくすると出力電圧V_pが減少す
る問題点があつた。

(ニ) 課題を解決するための手段 本考案は斯上した問題点に鑑みてなされ、電流
検出用抵抗を第１抵抗素子と第２抵抗素子および
第３抵抗素子と切換トランジスタとを並列接続す
ることにより、従来の問題点を解決したスイツチ
ング制御型電源回路を提供するものである。

(ホ) 作用 本考案に依れば、軽負荷時には切換トランジス
タをオフして抵抗値の大きい第１抵抗素子と第２
抵抗素子を電流検出用抵抗として用い、負荷が大
きくなると切換トランジスタをオンして抵抗値の
小さい第３抵抗素子を電流検出用抵抗として用い
ているので、どのような負荷に対しても安定した
ブロツキング発振を得られるのである。

(ヘ) 実施例 以下に第１図乃至第３図を参照して本考案の実
施例を詳述する。なお第１図では第５図と同一構
成のものには同一符号を付しており、動作波形図
は本考案も従来例も原理的に同じであるので第３
図を共用している。

本考案の特徴は電流検出用抵抗にある。電流検
出用抵抗は第１図に示す如く、スイツチングトラ
ンジスタQ₁のエミツタ側に設けられ、直列に接
続した第１抵抗素子R₂₁と第２抵抗素子R₂₂と直
列に接続した第３抵抗素子R₂₃と切換トランジス
タQ₃とを並列に接続し、切換トランジスタQ₃の
ベースを第１抵抗素子R₂₁と第２抵抗素子R₂₂の
接続点に接続している。第１抵抗素子R₂₁と第２
抵抗素子R₂₂の抵抗値は第３抵抗素子R₂₃より大
きく設定され、切換トランジスタQ₃は第２抵抗
素子R₂₂の電圧降下によりオンオフされている。

次に本考案の動作について説明する。軽負荷時
の場合には、スイツチングトランジスタQ₃を流
れるエミツタ電流は小さく、第２抵抗素子R₂₂の
電圧降下が小さいため切換トランジスタQ₃はオ
フしている。この結果、電流検出用抵抗として第
１抵抗素子R₂₁と第２抵抗素子R₂₂が働き、大き
い抵抗値を有しているので安定したブロツキング
発振を得られる。即ち、第２図で示す如く、エミ
ツタ電流が０からI_E0までは第１抵抗素子R₂₁と第
２抵抗素子R₂₂とが電流検出用抵抗として働いて
いる。更に負荷が大きくなり、エミツタ電流が
I_E0に達すると、第２抵抗素子R₂₂の電圧降下によ
り切換トランジスタQ₃がオンし、抵抗値の小さ
い第３抵抗素子R₂₃をエミツタ電流がバイパスす
る。この結果、負荷が大きくなると電流検出用抵
抗として第３抵抗素子R₂₃が働き、出力電圧の低
下を防止している。従つて第２図から明らかな様
にエミツタ電流がI_E0から過電流保護のための遮
断時までは第３抵抗素子R₂₃が電流検出用抵抗と
なる。

(ト) 考案の効果 本考案に依れば、切換トランジスタQ₃により
負荷に応じて電流検出用抵抗の切換を行つている
ので、幅広い負荷変動範囲でも効率の悪化なく確
実に安定なブロツキング発振を得られる利点を有
する。

【図面の簡単な説明】

第１図は本考案に依るスイツチング制御型電源
回路を説明する回路図、第２図は本考案の動作を
説明する特性図、第３図は本考案および従来の要
部の電圧、電流波形を説明する波形図、第４図は
従来のスイツチング制御型電源回路を説明する回
路図である。 Q₁……スイツチングトランジスタ、Q₂……制
御トランジスタ、Q₃……切換トランジスタ、C₁，
C₂……コンデンサ、D₁，D₂，D₃，D₄，D₅……ダ
イオード、R₁，R₂，R₂₁，R₂₂，R₂₃，R₃，R₄，
R₅，R₆，R₇，R₈……抵抗、ZD……ツエナーダイ
オード。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) トランスと該トランスの入力巻線に直列に接
   続され該入力巻線を通して与えられる直流入力
   をスイツチングするスイツチングトランジスタ
   と該スイツチングトランジスタに正帰還をかけ
   て自励発振させる帰還巻線と両端にコンデンサ
   とダイオードを直列に接続し前記トランスの２
   次出力電圧に応答して前記コンデンサに充電を
   行う検出巻線と前記コンデンサの一端の電圧を
   検出してオンし前記スイツチングトランジスタ
   をオフする制御トランジスタとを具備するスイ
   ツチング制御型電源回路において、前記スイツ
   チングトランジスタのエミツタ側に第１抵抗素
   子と第２抵抗素子および第３抵抗素子と切換ト
   ランジスタとを並列に接続し、前記スイツチン
   グトランジスタのエミツタ電流により電流検出
   抵抗値を切換えることを特徴としたスイツチン
   グ制御型電源回路。 (2) 前記第１抵抗素子と第２抵抗素子の抵抗値の
   和より前記第３抵抗素子の抵抗値を小さくする
   ことを特徴とする請求項１記載のスイツチング
   制御型電源回路。