JPS597765Y2 - ミュ−テイング信号発生回路 - Google Patents

ミュ−テイング信号発生回路

Info

Publication number
JPS597765Y2
JPS597765Y2 JP13873176U JP13873176U JPS597765Y2 JP S597765 Y2 JPS597765 Y2 JP S597765Y2 JP 13873176 U JP13873176 U JP 13873176U JP 13873176 U JP13873176 U JP 13873176U JP S597765 Y2 JPS597765 Y2 JP S597765Y2
Authority
JP
Japan
Prior art keywords
transistor
circuit
voltage
power
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13873176U
Other languages
English (en)
Other versions
JPS5356745U (ja
Inventor
正治 阪本
Original Assignee
パイオニア株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パイオニア株式会社 filed Critical パイオニア株式会社
Priority to JP13873176U priority Critical patent/JPS597765Y2/ja
Publication of JPS5356745U publication Critical patent/JPS5356745U/ja
Application granted granted Critical
Publication of JPS597765Y2 publication Critical patent/JPS597765Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Description

【考案の詳細な説明】 本考案はミューテイング信号発生回路に関し、特にオー
ディオ機器の電源投入時のポップ音を防止するためのミ
ューテイング信号発生回路に関するものである。
オーテ゛イオ機器の電源再投入時に生ずるいわゆるポッ
プ音を防止するためには、第1図に示す様に電源投入後
、少なくともポップ音発生期間は信号遮断回路1を動作
せしめて、音声等の入力信号を次段に伝達しない様にし
、ある期間経過後に信号通過回路2を動作せしめて、入
力信号を次段へ伝達している。
かかる信号通過回路2及び遮断回路1の制御には、3で
示す制御回路を用いている。
すなわち、制御回路3は、エミツタが共通接続されたP
NP}ランジスタQ1,Q2による電流切換型の差動ス
イッチより戒りその各コレクタと負荷抵抗R4,R5の
接続点よりそれぞれ相補信号を取り出し、各々信号通過
回路2及び遮断回路1を制御する。
トランジスタQ1のベースには抵抗R1,R2による電
源十Bの分圧を印加し、一方トランジスタQ2のベース
には、抵抗R3とコンデンサC1より或る時定数回路の
コンデンサ出力電圧が印加されている。
コンデンサの両端には電荷放電用のNPNトランジスタ
Q3のコレクタ・エミツタが接続される。
トランジスタQ3のベースには抵抗R8を通して電源ス
イッチSW1の1固定接点が接続されている。
差動スイッチの電流源はPNP l−ランジスタQ4、
抵抗&,R7より構或されている。
SW1の他の固定接点は、R1,R2より戒る分圧回路
Q4, R6,R7より戊る電流源及びR3,C1より
或る時定数回路に接続され、SW1の可動接点は電源十
Bに接続されている。
かかる構或により電源スイッチSW1を投入して分圧器
、電流源等へ電源十Bを供給すると、トランジスタQ1
のベースA点はトランジスタQ2の?ースB点に比し電
位の立上りは早い。
よってトランジスタQ2がオンし、トランジスタQ2の
コレクタに電流が流れ抵抗R5の両端に電圧が発生し、
遮断側制御信号が出て音声入力信号の出力への伝送を遮
断する。
よって電源投入時の入力端前段のポップ音は出力回路へ
伝わらない。
コンデンサC1の電位がA点電圧より高くなると差動ス
イッチは反転して、トランジスタQ1はオンしてトラン
ジスタQ1のコレクタに電流が流れ抵抗R4の両端に電
圧が発生し、通過側制御信号が出て、入力信号は出力に
伝送される。
この電源投入時から入力信号が出力に伝達されるまでの
設定時間は入力側回路が安定に動作するまで以上にする
又この設定時間はA点電圧とコンデンサC1、抵抗R3
の時定数で決定される。
電源をオンするとトランジスタQ3のベースに電圧がか
かりトランジスタQ3はオンしてコンデンサC1が放電
される。
しかしトランジスタQ3の飽和電圧分がコンデンサC1
に残る。
かかる状態で電源を再投入すると投入初期時においてA
点電圧がB点電圧以下となっている期間t1が第4図に
示す如く存在し、従ってこの期間t1においてはトラン
ジスタQ1がオンし通過側制御信号を出し、電源投入初
期の不安定な入力信号を出力してしまう。
また、コンデンサC1に上記の様な残り電圧がない場合
でも、回路素子定数の選定により電源投入初期時に、A
点がB点の電圧より小となる期間が存在するためやはり
上述の問題が生ずる。
本考案の目的は上述の欠点を除去すべく電源投入初期時
にA点がB点の電圧より小となっても、トランジスタQ
のコレクタに電流が流れるのを防止し、よって負荷抵抗
R4の両端に電圧が発生しない様にした差動スイッチン
グ回路を用いたミューテイング信号発生回路を提供する
ことである。
以下本考案の実施例につき図面を参照して説明するに、
第2図は本考案の一実施例回路図であり第1図と同等部
分は同一符号を付してある。
図において第1図と異なる部分のみ説明すると、PNP
トランジスタQ1のエミツタと、電流源を構或するPN
P}ランジスタQ4のコレクタとの接続点において、ダ
イオードD1を電流源電流に対゛し順方向に挿入したも
のである。
かかる構或により、トランジスタQ.,Q2より或る差
動スイッチ回路にダイ?ードDエの順方向電圧VD分だ
けのオフセット電圧を持たせたものであり、従って従来
の回路では電源投入初期時にA点がB点よりわずかでも
小となるとトランジスタQ1がオンとなり望ましくなか
ったが、本回路では、A点がB点に対し上記VD以上、
すなわち約0.7V(ダイオード順方向電圧)以上小さ
くならない限りトランジスタQ1はオンしないことにな
る。
コンデンサC1に電源投入前にトランジスタQ3の飽和
電圧約0.2 Vが残っている場合、電源を再投入した
瞬間にB点の電位は0.2VよりCRの時定数曲線に従
って上昇し始め、かつA点はO■より電源の立ち上り特
性の関数に従って上昇するので、(第4図参照)上述の
オフセット電圧としては、0.2 V以上になる様に選
んでおけば、トランジスタQ1は、電源投入初期時には
導通しなくなる。
そのためのオフセット電圧としては、ダイオードDlケ
分で不足する場合には、2ヶ、3ヶと適宜直列接続し、
オフセット電圧を上述の如く大きく選べばよいことは勿
論である。
第3図は本考案の他の実施例を示す回路図であり、第1
図と異なる部分のみ説明すればトランジスタQ1のコレ
クタと負荷抵抗R4との接続部にダイオードD1,D2
の直列接続回路を、電流源電流に対し順方向に挿入した
ものである。
かかる構戊において、電源投入初期時A点がB点の電圧
より小なる期間t1経過後A点がB点より大きくなると
して、期間t1の経過時のA, B点の電圧をVa例え
ば1.O Vとすると(第4図参照)たとえt1の期間
トランジスタQ1がオンしても、トランジスタQのベー
ス電圧(A点)はVa=1.0V以下であるから、Q1
のコレクタ電圧もそれ以下であるため、コレクタ側に挿
入されているダイオードD1,D2間にはダイオードが
導通する電圧(0.7X 2 =1.4■)以下しか印
加されていないから抵抗R4には流れないことになる。
この場合のダイオードの数は、上記Vaの値に応じ、適
宜定めればよいことは勿論である。
本考案によれば電源投入初期時(期間11)において、
差動スイッチが誤動作しないので、安定なスイッチング
回路となり、従って、上述の従来の問題点は解消され、
優れたミューテイング信号発生回路が実現出来る。
【図面の簡単な説明】
第1図は従来の回路を説明する図、第2,第3図は本考
案の実施例回路図、第4図は第2,3図の回路動作説明
図である。 主な符号の説明、Q1,Q2・・・・・・電流切換型ス
イツチング回路を構或するトランジスタ、Q4・・・・
・・電流源トランジスタ、R1,R2・・・・・・分圧
回路、R3,Cエ・・・・・・時定数回路の抵抗及びコ
ンデンサ。

Claims (3)

    【実用新案登録請求の範囲】
  1. (1)電源オン時におけるミューテイング信号発生回路
    であって、電流源及び該電流源の電流を切換えるための
    第l及び第2のトランジスタを有し前記電源により作動
    する電流切換回路と、前記電源オン時に所定時定数をも
    って充電されこの充電電圧を前記第1のトランジスタの
    ベースバイアスとする時定数回路と、前記電源電圧を分
    圧して前記第2のトランジスタのベースバイアスとする
    分圧回路と、前記電源オン時の過渡期において前記第2
    のトランジスタのコレクタに電流が流れるのを防止すべ
    く前記第2のトランジスタのコレクタ電流の経路内にこ
    の電流に対し順方向となるように挿入されたダイオード
    とを含み、前記電流切換回路の出力を電源オン時のミュ
    ーテイング信号としてなる回路。
  2. (2)前記ダイオードは、前記第1のトランジスタのエ
    ミツタと前記電流源との共通接続点と前記第2のトラン
    ジスタのエミツタとの間に挿入されてなる実用新案登録
    請求の範囲第1項記載の回路。
  3. (3)前記ダイオードは、前記第2のトランジスタのコ
    レクタに直列接続されてなる実用新案登録請求の範囲第
    1項記載の回路。
JP13873176U 1976-10-15 1976-10-15 ミュ−テイング信号発生回路 Expired JPS597765Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13873176U JPS597765Y2 (ja) 1976-10-15 1976-10-15 ミュ−テイング信号発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13873176U JPS597765Y2 (ja) 1976-10-15 1976-10-15 ミュ−テイング信号発生回路

Publications (2)

Publication Number Publication Date
JPS5356745U JPS5356745U (ja) 1978-05-15
JPS597765Y2 true JPS597765Y2 (ja) 1984-03-09

Family

ID=28747503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13873176U Expired JPS597765Y2 (ja) 1976-10-15 1976-10-15 ミュ−テイング信号発生回路

Country Status (1)

Country Link
JP (1) JPS597765Y2 (ja)

Also Published As

Publication number Publication date
JPS5356745U (ja) 1978-05-15

Similar Documents

Publication Publication Date Title
GB2056208A (en) Circuit arrangement for suppressing turnon and turn-off switching transients which would otherwise occur in the output signal of an amplifier
JPS6162321A (ja) 電池エネルギー節約回路
US4645999A (en) Current mirror transient speed up circuit
JPS597765Y2 (ja) ミュ−テイング信号発生回路
JPS5882320A (ja) 切換自在の平滑フィルタ手段を具えている回路
US4260955A (en) Current amplifier with regenerative latch switch
JP2586601B2 (ja) カレントミラー回路
JPS5816148B2 (ja) デンアツカンノウトリガカイロ
JPS5921554Y2 (ja) 瞬時復帰形遅延回路
JPH0263317A (ja) 電界効果トランジスタのゲート駆動回路
JPH03225402A (ja) 定電圧発生回路
JPS6114275Y2 (ja)
JP2647725B2 (ja) 電圧比較器
JPS6017957Y2 (ja) ゲ−ト回路
JP3074963B2 (ja) 信号切り替え回路
JPS593602Y2 (ja) ミュ−ティング制御信号発生回路
JPS6412417B2 (ja)
JPH0413696Y2 (ja)
JPH0254689B2 (ja)
JPH0245378B2 (ja)
JP2591320B2 (ja) 半導体集積回路
JP2633472B2 (ja) 二次バッテリ充電回路
KR950008531Y1 (ko) 아날로그 신호의 선택 스위칭회로
JPH0434849B2 (ja)
JPS6022568B2 (ja) 電源電圧監視回路