JPH062342Y2 - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPH062342Y2 JPH062342Y2 JP1990405347U JP40534790U JPH062342Y2 JP H062342 Y2 JPH062342 Y2 JP H062342Y2 JP 1990405347 U JP1990405347 U JP 1990405347U JP 40534790 U JP40534790 U JP 40534790U JP H062342 Y2 JPH062342 Y2 JP H062342Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- comparator
- potential
- capacitor
- oscillator circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】 （イ）産業上の利用分野 この考案は、発振回路、特にコンパレータを用いてのこ
ぎり波や方形波を発生させる発振回路に関する。
ぎり波や方形波を発生させる発振回路に関する。
（ロ）従来の技術 従来より使用される発振回路のひとつに、第２図に示す
ものがある。この発振回路は、抵抗Ｒ３１とＲ３２が直
列接続されて、電源Ｖｃｃと接地ＧＮＤに接続され、抵
抗Ｒ３１とＲ３２の接続点がコンパレータ３Ｓの反転入
力端に接続されている。またコンパレータ３Ｓの反転入
力端は抵抗Ｒ３３を介して第１のトランジスタＱ３１の
コレクタに接続され、またトランジスタＱ３１のエミッ
タは接地ＧＮＤに接続されている。
ものがある。この発振回路は、抵抗Ｒ３１とＲ３２が直
列接続されて、電源Ｖｃｃと接地ＧＮＤに接続され、抵
抗Ｒ３１とＲ３２の接続点がコンパレータ３Ｓの反転入
力端に接続されている。またコンパレータ３Ｓの反転入
力端は抵抗Ｒ３３を介して第１のトランジスタＱ３１の
コレクタに接続され、またトランジスタＱ３１のエミッ
タは接地ＧＮＤに接続されている。
さらに、抵抗Ｒ３４とコンデンサＣ３１の直列回路（充
電回路）が電圧Ｖｃｃと接地ＧＮＤ間に接続され、この
コンデンサＣ３１には、このコンデンサＣ３１の充電電
荷を放電するための第２のトランジスタＱ３２が並列接
続されている。また、抵抗Ｒ３４とコンデンサＣ３１の
接続点がコンパレータ３Ｓの非反転入力端に接続されて
いる。コンパレータ３Ｓの出力端がトランジスタＱ３
１、Ｑ３２のベース（入力端）に接続されている。
電回路）が電圧Ｖｃｃと接地ＧＮＤ間に接続され、この
コンデンサＣ３１には、このコンデンサＣ３１の充電電
荷を放電するための第２のトランジスタＱ３２が並列接
続されている。また、抵抗Ｒ３４とコンデンサＣ３１の
接続点がコンパレータ３Ｓの非反転入力端に接続されて
いる。コンパレータ３Ｓの出力端がトランジスタＱ３
１、Ｑ３２のベース（入力端）に接続されている。
第３図及び第４図は、この発振回路の動作状態を説明す
るためのタイミングチャート図であり、第３図における
時間範囲Ｔ３の部分を拡大して表現したものが第４図で
ある。第３図及び第４図において、Ａ、Ｂはそれぞれ第
２図の出力端子３Ａ、３Ｂにおける電位の変化を示して
いる。
るためのタイミングチャート図であり、第３図における
時間範囲Ｔ３の部分を拡大して表現したものが第４図で
ある。第３図及び第４図において、Ａ、Ｂはそれぞれ第
２図の出力端子３Ａ、３Ｂにおける電位の変化を示して
いる。
第２図の回路において、今仮に出力端子３Ａ側の電位が
出力端子３Ｂ側の電位よりも高いとすると、コンパレー
タ３Ｓの出力状態はローレベル（以下Ｌレベルという）
てあり、トランジスタＱ３１、Ｑ３２はともにオフ状態
（第３図に示す時間Ｔ１の範囲）であり、出力端子３Ｂ
側は抵抗Ｒ３４の抵抗値とコンデンサＣ３１の容量値と
により定まる時定数に従って電圧が上昇する。出力端子
３Ｂ側の電位が出力端子３Ａ側の電位のレベルに達する
と、コンパレータ３Ｓの出力はハイレベル（以下Ｈレベ
ルという）となり、トランジスタＱ３１、Ｑ３２はオン
状態になるため、出力端子３Ａ側の電位は、抵抗Ｒ３２
に抵抗Ｒ３３が並列に入るため低下し、また出力端子３
Ｂ側の電位はコンデンサＣ３１の電荷がトランジスタＱ
３２を通して放電するため下がりはじめる（第３図に示
す時間Ｔ２の範囲）。やがて出力端子３Ｂ側の電位が３
Ａ側の電位のレベルに達すると、コンパレータ３Ｓの出
力はＬレベルとなり、トランジスタＱ３１、Ｑ３２はオ
フ状態となって、第３図に示すタイミングチャートＴ１
の範囲の状態に戻る。以上の動作を繰り返して発振を行
い、出力端子３Ａ側では方形波、出力端子３Ｂ側ではの
こぎり波の発振電圧を得ている。
出力端子３Ｂ側の電位よりも高いとすると、コンパレー
タ３Ｓの出力状態はローレベル（以下Ｌレベルという）
てあり、トランジスタＱ３１、Ｑ３２はともにオフ状態
（第３図に示す時間Ｔ１の範囲）であり、出力端子３Ｂ
側は抵抗Ｒ３４の抵抗値とコンデンサＣ３１の容量値と
により定まる時定数に従って電圧が上昇する。出力端子
３Ｂ側の電位が出力端子３Ａ側の電位のレベルに達する
と、コンパレータ３Ｓの出力はハイレベル（以下Ｈレベ
ルという）となり、トランジスタＱ３１、Ｑ３２はオン
状態になるため、出力端子３Ａ側の電位は、抵抗Ｒ３２
に抵抗Ｒ３３が並列に入るため低下し、また出力端子３
Ｂ側の電位はコンデンサＣ３１の電荷がトランジスタＱ
３２を通して放電するため下がりはじめる（第３図に示
す時間Ｔ２の範囲）。やがて出力端子３Ｂ側の電位が３
Ａ側の電位のレベルに達すると、コンパレータ３Ｓの出
力はＬレベルとなり、トランジスタＱ３１、Ｑ３２はオ
フ状態となって、第３図に示すタイミングチャートＴ１
の範囲の状態に戻る。以上の動作を繰り返して発振を行
い、出力端子３Ａ側では方形波、出力端子３Ｂ側ではの
こぎり波の発振電圧を得ている。
（ハ）考案が解決しようとする課題 上記したような発振回路では、例えばコンパレータ出力
の立上りの際に周囲温度等の変化の影響により、第１の
トランジスタよりも第２のトランジスタが早期にオンし
てしまうと、第２図における出力端子３Ａの電位がＬレ
ベルに到達する前に出力端子３Ｂの電位が出力端子３Ａ
の電位レベルに達するような事態が生じ、第４図のタイ
ミングチャートに示す矢印の方向とはならずに、矢印
の方向の点線で示したような異常発振を起こしてしま
うという問題があった。
の立上りの際に周囲温度等の変化の影響により、第１の
トランジスタよりも第２のトランジスタが早期にオンし
てしまうと、第２図における出力端子３Ａの電位がＬレ
ベルに到達する前に出力端子３Ｂの電位が出力端子３Ａ
の電位レベルに達するような事態が生じ、第４図のタイ
ミングチャートに示す矢印の方向とはならずに、矢印
の方向の点線で示したような異常発振を起こしてしま
うという問題があった。
（ニ）課題を解決するための手段及び作用 この考案の発振回路は、上記問題点を解決し、第１のト
ランジスタを第２のトランジスタよりも早期にオンさせ
るために、第２のトランジスタのエミッタ面積を、第１
のトランジスタのエミッタ面積よりも小さくしている。
ランジスタを第２のトランジスタよりも早期にオンさせ
るために、第２のトランジスタのエミッタ面積を、第１
のトランジスタのエミッタ面積よりも小さくしている。
この発振回路では、温度差等の影響で仮にトランジスタ
内のスイッチング動作に格差が生じても、常に第２のト
ランジスタよりも第１のトランジスタの方がエミッタの
面積を大きくしてあるので、第１のトランジスタの飽和
に必要なベース・エミッタ間の順方向電圧が小さいの
で、第１のトランジスタの方が早期にオンするから、方
形波側の出力端子がＬレベルに到達する前に、のこぎり
波側の出力端子のレベルが方形波側の出力端レベルに達
するという不都合が確実に防止される。
内のスイッチング動作に格差が生じても、常に第２のト
ランジスタよりも第１のトランジスタの方がエミッタの
面積を大きくしてあるので、第１のトランジスタの飽和
に必要なベース・エミッタ間の順方向電圧が小さいの
で、第１のトランジスタの方が早期にオンするから、方
形波側の出力端子がＬレベルに到達する前に、のこぎり
波側の出力端子のレベルが方形波側の出力端レベルに達
するという不都合が確実に防止される。
（ホ）実施例 以下、実施例により、この考案をさらに詳細に説明す
る。
る。
第１図は、この考案の一実施例を示す発振回路の回路図
である。
である。
この発振回路は、第２図の発振回路と基本構成において
同様であり、コンパレータ１Ｓはコンパレータ３Ｓに、
トランジスタＱ１１、Ｑ１２はトランジスタＱ３１、Ｑ
３２に、コンデンサＣ１１はコンデンサＣ３１に、抵抗
Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４はそれぞれ抵抗Ｒ３
１、Ｒ３２、Ｒ３４に相当する。
同様であり、コンパレータ１Ｓはコンパレータ３Ｓに、
トランジスタＱ１１、Ｑ１２はトランジスタＱ３１、Ｑ
３２に、コンデンサＣ１１はコンデンサＣ３１に、抵抗
Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４はそれぞれ抵抗Ｒ３
１、Ｒ３２、Ｒ３４に相当する。
この実施例回路は、第１のトランジスタＱ２１よりも、
第２のトランジスタＱ２２のエミッタ面積を小さくし
て、トランジスタの飽和に必要なベース・エミッタ間の
順方向電圧を変えることにより、つまり、第１のトラン
ジスタＱ２１の順方向電圧を第２のトランジスタＱ２２
のそれよりも小さく設定し、第１のトランジスタＱ２１
の方が第２のトランジスタＱ２２よりも早くオン状態に
なるようにしている。
第２のトランジスタＱ２２のエミッタ面積を小さくし
て、トランジスタの飽和に必要なベース・エミッタ間の
順方向電圧を変えることにより、つまり、第１のトラン
ジスタＱ２１の順方向電圧を第２のトランジスタＱ２２
のそれよりも小さく設定し、第１のトランジスタＱ２１
の方が第２のトランジスタＱ２２よりも早くオン状態に
なるようにしている。
（ヘ）考案の効果 この考案によれば、発振回路を構成する第２のトランジ
スタのエミッタ面積を、第１のトランジスタのエミッタ
面積よりも小さくすることにより、第２のトランジスタ
より第１のトランジスタのエミッタ・ベース間の順方向
電圧を小さくし、コンパレータ出力立上りの際に、トラ
ンジスタのスイッチグオン動作に時差を持たせているの
で、周囲温度の影響を受けずに、常に第１のトランジス
タを早期にオンさせることができ、予期しない異常発振
が起きるのを防ぐことができる。
スタのエミッタ面積を、第１のトランジスタのエミッタ
面積よりも小さくすることにより、第２のトランジスタ
より第１のトランジスタのエミッタ・ベース間の順方向
電圧を小さくし、コンパレータ出力立上りの際に、トラ
ンジスタのスイッチグオン動作に時差を持たせているの
で、周囲温度の影響を受けずに、常に第１のトランジス
タを早期にオンさせることができ、予期しない異常発振
が起きるのを防ぐことができる。
また、電圧差で、第１のトランジスタと第２のトランジ
スタのオンの優先順位をつけているので、差が大きくと
れるため誤動作しにくく、安定かつ精度の高い発振動作
を得ることができる。その上、優先順位をつけるのに、
第１と第２のトランジスタのエミッタ面積に差を設ける
ものであるから、オン／オフをＶＦ＋αのレベルで切り
替えるので、減電圧特性（Ｖｃｃの低下）が良く、又素
子数が少なくＩＣ化面積を小さくできるという利点もあ
る。
スタのオンの優先順位をつけているので、差が大きくと
れるため誤動作しにくく、安定かつ精度の高い発振動作
を得ることができる。その上、優先順位をつけるのに、
第１と第２のトランジスタのエミッタ面積に差を設ける
ものであるから、オン／オフをＶＦ＋αのレベルで切り
替えるので、減電圧特性（Ｖｃｃの低下）が良く、又素
子数が少なくＩＣ化面積を小さくできるという利点もあ
る。
第１図は、この考案の一実施例を示す発振回路の回路
図、第２図は、従来の発振回路の回路図、第３図、第４
図は、発振回路の発振動作を説明するためのタイミング
チャートである。 １Ｓ：コンパレータ、 Ｑ２１：第１のトランジスタ、 Ｑ２２：第２のトランジスタ、 Ｒ１１・Ｒ１２・Ｒ１３・Ｒ１４：抵抗、 Ｃ１１：コンデンサ。
図、第２図は、従来の発振回路の回路図、第３図、第４
図は、発振回路の発振動作を説明するためのタイミング
チャートである。 １Ｓ：コンパレータ、 Ｑ２１：第１のトランジスタ、 Ｑ２２：第２のトランジスタ、 Ｒ１１・Ｒ１２・Ｒ１３・Ｒ１４：抵抗、 Ｃ１１：コンデンサ。
Claims (1)
- 【請求項１】コンパレータと、このコンパレータの入力
の１端に接続される電圧源と、オン／オフ動作により前
記電圧源の電位を高電位と低電位で変化させる第１のト
ランジスタと、コンデンサと抵抗が接続されてなりコン
デンサの端子電圧が前記コンパレータの他の入力端に与
えられる充電回路と、オン動作により前記コンデンサを
放電させる第２のトランジスタからなり前記コンパレー
タの出力のオン／オフに応じて発振動作をなすようにし
た発振回路において、 前記第２のトランジスタのエミッタ面積を、第１のトラ
ンジスタのエミッタ面積よりも小さくしたことを特徴と
する発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990405347U JPH062342Y2 (ja) | 1990-12-10 | 1990-12-10 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990405347U JPH062342Y2 (ja) | 1990-12-10 | 1990-12-10 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0446723U JPH0446723U (ja) | 1992-04-21 |
| JPH062342Y2 true JPH062342Y2 (ja) | 1994-01-19 |
Family
ID=31882800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990405347U Expired - Lifetime JPH062342Y2 (ja) | 1990-12-10 | 1990-12-10 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH062342Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5919422A (ja) * | 1982-07-23 | 1984-01-31 | Toko Inc | 電圧制御発振回路 |
-
1990
- 1990-12-10 JP JP1990405347U patent/JPH062342Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0446723U (ja) | 1992-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4611136A (en) | Signal delay generating circuit | |
| US6211744B1 (en) | Ring oscillator having an externally adjustable variable frequency | |
| JPH062342Y2 (ja) | 発振回路 | |
| KR920019076A (ko) | 지연-펄스 발생기 | |
| US5262690A (en) | Variable delay clock circuit | |
| JPH0535622Y2 (ja) | ||
| US5841306A (en) | Pulse generator for generating output pulse of a predetermined width | |
| US6781441B2 (en) | Very small current generating circuit | |
| JP3440482B2 (ja) | 切替回路 | |
| JPH0810816B2 (ja) | 発振回路 | |
| JPS59163916A (ja) | リセツトパルス発生装置 | |
| JPS6119223A (ja) | 集積時間決定回路装置 | |
| JPS645384Y2 (ja) | ||
| JPH057778Y2 (ja) | ||
| KR0144767B1 (ko) | 온도 변화에 안정한 발진기 | |
| JPH053933B2 (ja) | ||
| JPH0347775B2 (ja) | ||
| JP3509633B2 (ja) | 非安定マルチバイブレータ | |
| JPH0487414A (ja) | Ｃｒ発振回路 | |
| JP2003332889A (ja) | 発振回路 | |
| JPS60128708A (ja) | 発振回路 | |
| JPH0918297A (ja) | ヒステリシス付きコンパレータ | |
| JPH0462611B2 (ja) | ||
| JPS6179866A (ja) | 点火装置の入力信号遅延回路 | |
| JPH0514135A (ja) | 発振回路 |