JPH0514135A - 発振回路 - Google Patents

Abstract

(57)【要約】 【目的】直流電源の電圧を供給・遮断して発振出力とす
る。 【構成】第３のトランジスタＱ３がオフの時は、バッフ
ァ回路４により発振出力Ｖｏには直流電源の電圧Ｖｃｃ
が供給されて時定数回路３は充電し、ヒステリシス電位
Ｖｄは上昇する。そして、ヒステリシス電位Ｖｄが第３
のトランジスタＱ３をオンさせる値まで上昇すると第３
のトランジスタＱ３はオンし、バッファ回路４により発
振出力Ｖｏは電源電圧Ｖｃｃから遮断されて時定数回路
３は放電する。そして、時定数回路３の充電電圧まで上
昇したヒステリシス電位Ｖｄは時定数回路３の放電に従
って下降し、第３のトランジスタＱ３がオフしてバッフ
ァ回路４により発振出力Ｖｏには直流電源の電圧Ｖｃｃ
が供給される。以上の動作を繰り返すことにより発振回
路は発振を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は発振回路に関するもので
ある。

【０００２】

【従来の技術】従来、発振回路として図４に示すような
オペアンプ７を用いた回路が提案されている。

【０００３】すなわち、オペアンプ７はその反転入力端
子と出力端子の間に抵抗Ｒ６を接続し、同反転入力端子
とグランドの間にコンデンサＣ２を接続する。また、そ
の非反転入力端子と出力端子の間に抵抗Ｒ７を接続し、
同非反転入力端子とグランドの間に抵抗Ｒ８を接続す
る。さらに、抵抗Ｒ９を介して同非反転入力端子に発振
回路用直流電源（図示略）より電源電圧Ｖｉを入力して
発振回路を構成している。また、オペアンプ７を動作さ
せるために正負同一の大きさである２つの直流電源（図
示略）からそれぞれ電源電圧＋Ｖ，−Ｖを供給してい
る。

【０００４】ここで、抵抗Ｒ６〜抵抗Ｒ９の抵抗値をそ
れぞれＲ６〜Ｒ９すると、オペアンプ７の出力電圧であ
る発振出力Ｖｏの発振周期Ｔ１は式（１）で求められ
る。 Ｔ１＝（−２／ＣＲ）ｌｎ｛１−（Ｒ３Ｒ４Ｖｉｎ）／〔Ｒ２Ｒ４ ＋Ｒ３Ｒ４＋（１−Ｖｉ）Ｒ２Ｒ３〕｝……（１） 尚、オペアンプ７はコンパレータとしてもよい。

【０００５】

【発明が解決しようとする課題】しかしながら、現在開
発されているオペアンプおよびコンパレータはその内部
回路に２０個以上のトランジスタ等の素子を含むため、
その素子数の多さが高集積化の妨げになっていた。ま
た、発振回路用直流電源に加えてオペアンプを動作させ
るために正負同一の大きさである２つの直流電源を必要
とし、そのための電源回路を設ける必要があった。

【０００６】本発明の目的は、半導体集積回路で使用さ
れる発振回路において、発振回路用直流電源のみで動作
し、高集積化を図り得る発振回路を提供することにあ
る。

【０００７】

【課題を解決するための手段】本発明は上記問題点を解
決するため、直流電源の電圧を供給・遮断して発振出力
とする発振回路において、前記発振出力を充放電する時
定数回路と、カレントミラー回路を構成する２つのトラ
ンジスタのコレクタに抵抗を接続し、その一方のトラン
ジスタのコレクタに前記抵抗を介して前記発振出力を入
力し、他方のトランジスタのコレクタに前記発振出力ま
たは前記時定数回路の放電電流を入力し、他方のトラン
ジスタのコレクタ電位をヒステリシス電位として出力す
るようにしたヒステリシス回路部と、エミッタ接地の第
３のトランジスタのベースに前記ヒステリシス電位を入
力し、そのコレクタから増幅した出力を取り出して後段
の２つのスイッチング素子よりなるバッファ回路に入力
し、その２つのスイッチング素子の導通・非導通により
前記直流電源の電圧を供給・遮断して発振出力とするセ
ンスアップ回路部とにより構成したことをその要旨とす
る。

【０００８】

【作用】第３のトランジスタがオフの時は、バッファ回
路により発振出力には直流電源の電圧が供給されて時定
数回路は充電し、ヒステリシス電位は上昇する。そし
て、ヒステリシス電位が第３のトランジスタをオンさせ
る値まで上昇すると第３のトランジスタはオンしてバッ
ファ回路により発振出力は電源電圧から遮断され、時定
数回路は放電する。そして、時定数回路の充電電圧まで
上昇したヒステリシス電位は時定数回路の放電に従って
下降し、第３のトランジスタがオフしてバッファ回路に
より発振出力には直流電源の電圧が供給される。以上の
動作を繰り返すことにより発振回路は発振を行う。

【０００９】

【実施例】以下、本発明を具体化した一実施例を図１，
２に従って説明する。カレントミラー回路１は互いにベ
ースを接続した２つのトランジスタＱ１，Ｑ２で構成さ
れ、一方のトランジスタＱ１のコレクタはそのベースに
接続されている。そして、電流Ｉ１が流れた時、トラン
ジスタＱ２のコレクタ電流Ｉ２が電流Ｉ１と等しくなる
ように動作する。

【００１０】前記トランジスタＱ１，Ｑ２のコレクタに
はそれぞれ抵抗Ｒ１，Ｒ２が接続されている。そして、
カレントミラー回路１と抵抗Ｒ１，Ｒ２とでヒステリシ
ス回路部２を構成している。

【００１１】時定数回路３は抵抗Ｒ３とコンデンサＣ１
で構成されている。その抵抗Ｒ３は前記抵抗Ｒ２に接続
され、その接続点とグランドの間にコンデンサＣ１が接
続されている。

【００１２】第３のトランジスタとしてのトランジスタ
Ｑ３はそのベースをカレントミラー回路１のトランジス
タＱ２のコレクタに接続し、エミッタをグランドに接続
している。また、バッファ回路４の一方のスイッチング
素子としてのトランジスタＱ４はコレクタをグランドに
接続し、そのベースをトランジスタＱ３のコレクタに接
続している。さらに、バッファ回路４の他方のスイッチ
ング素子としてのトランジスタＱ５はそのベースをトラ
ンジスタＱ３のコレクタに接続し、コレクタに発振回路
用直流電源（図示略）から電源電圧Ｖｃｃを印加して、
エミッタから発振回路の発振出力Ｖｏを出力する。加え
て、トランジスタＱ３のコレクタには抵抗Ｒ４を介して
電源電圧Ｖｃｃが印加され、トランジスタＱ５のエミッ
タはトランジスタＱ４のエミッタおよび抵抗Ｒ１，Ｒ３
に接続されている。そして、バッファ回路４とトランジ
スタＱ３，抵抗Ｒ４とでセンスアップ回路部５を構成し
ている。

【００１３】また、トランジスタＱ１〜Ｑ５はエミッタ
サイズが同じであり、それぞれのベース・エミッタ間電
圧Ｖｂｅは全て等しい。次に、このように構成された発
振回路の作用を説明する。

【００１４】尚、以下の式では抵抗Ｒ１〜Ｒ４のそれぞ
れの抵抗値を「Ｒ１〜Ｒ４」と表記する。電源電圧Ｖｃ
ｃが印加されておらずコンデンサＣ１に電荷が蓄積され
ていない初期状態では、トランジスタＱ１〜Ｑ５は全て
オフ状態にあり発振出力Ｖｏはゼロとなる。

【００１５】そこで、電源電圧Ｖｃｃを印加すると、抵
抗Ｒ４を介してトランジスタＱ５のベースに電源電圧Ｖ
ｃｃが印加されてトランジスタＱ５がオン状態となり、
発振出力Ｖｏには電源電圧Ｖｃｃが供給されて出力され
る。

【００１６】すると、抵抗Ｒ１には電源電圧Ｖｃｃが印
加されて電流Ｉ１が流れ、カレントミラー回路１はトラ
ンジスタＱ２のコレクタ電流Ｉ２が電流Ｉ１と等しくな
るように動作する。その電流Ｉ１，Ｉ２は式（１）によ
って求められる。

【００１７】Ｉ１＝Ｉ２＝Ｖｃｃ／Ｒ１……（１） また、時定数回路３のコンデンサＣ１は、抵抗Ｒ３の抵
抗値と同コンデンサＣ１の静電容量によって定まる時定
数に従って充電され、コンデンサＣ１のプラス側の電位
Ｖａは上昇する。それに伴って、式（２）によって求め
られるトランジスタＱ２のコレクタ電位でありトランジ
スタＱ３のベース電位であるヒステリシス電位Ｖｄも上
昇する。

【００１８】 Ｖｄ＝Ｖａ−Ｒ２Ｉ２ ＝Ｖａ−Ｒ２Ｖｃｃ／Ｒ１……（２） そして、ヒステリシス電位ＶｄがトランジスタＱ３をオ
ン状態にするための電圧であるベース・エミッタ間電圧
Ｖｂｅに等しくなると、トランジスタＱ３はオン状態と
なる。その時のコンデンサＣ１のプラス側の電位Ｖａは
式（３）に示す値をとる。

【００１９】 Ｖａ＝Ｖｂｅ＋Ｒ２Ｖｃｃ／Ｒ１……（３） トランジスタＱ３がオン状態となるとトランジスタＱ４
はオンし、トランジスタＱ５はオフして発振出力Ｖｏは
電源電圧Ｖｃｃから遮断される。オン状態にあるトラン
ジスタＱ３のエミッタ・コレクタ間電圧はほぼゼロのた
め、発振出力ＶｏはトランジスタＱ４のベース・エミッ
タ間電圧Ｖｂｅと等しくなる。

【００２０】すると、カレントミラー回路１のトランジ
スタＱ１，Ｑ２がオフして電流Ｉ１が流れなくなるのに
従って電流Ｉ２も流れなくなる。その時のヒステリシス
電位ＶｄはＲ２に電流が流れないため、式（２）に示す
ようにコンデンサＣ１のプラス側の電位Ｖａと等しくな
る。

【００２１】すなわち、トランジスタＱ３はエミッタ接
地の増幅回路を構成して、そのベースに入力されたヒス
テリシス電位Ｖｄを増幅し後段のバッファ回路４に出力
している。

【００２２】その後、式（３）に示す電圧で充電されて
いたコンデンサＣ１は、抵抗Ｒ２，Ｒ３を介して前記時
定数に従って放電し、そのプラス側の電位Ｖａは下降す
る。それに伴ってトランジスタＱ３のベース電位Ｖｄも
下降する。

【００２３】そして、ヒステリシス電位Ｖｄがベース・
エミッタ間電圧Ｖｂｅより僅かでも下がると、トランジ
スタＱ３はオフ状態となる。すると、トランジスタＱ４
はオフし、トランジスタＱ５はオンして発振出力Ｖｏに
は電源電圧Ｖｃｃが供給されて出力される。

【００２４】すると、抵抗Ｒ１には電源電圧Ｖｃｃが印
加され電流Ｉ１が流れてカレントミラー回路１はトラン
ジスタＱ２のコレクタ電流Ｉ２が電流Ｉ１と等しくなる
ように動作する。その時のヒステリシス電位Ｖｄは、オ
ン状態にあるカレントミラー回路１のトランジスタＱ３
のエミッタ・コレクタ間電圧と等しくなりほぼゼロにな
る。

【００２５】また、その時のコンデンサＣ１のプラス側
の電位ＶａはトランジスタＱ３をオン状態にするための
電圧であるベース・エミッタ間電圧Ｖｂｅに等しくな
る。すなわち、コンデンサＣ１のプラス側の電位Ｖａは
式（３）で示される最高値ＶＨ（＝Ｖｂｅ＋Ｒ２Ｖｃｃ
／Ｒ１）と最低値ＶＬであるベース・エミッタ間電圧Ｖ
ｂｅの間で変位する。

【００２６】すなわち、バッファ回路４はトランジスタ
Ｑ４，Ｑ５を交互にオン・オフさせることにより、電源
電圧Ｖｃｃを出力に供給・遮断して発振出力Ｖｏとして
いる。

【００２７】そして、コンデンサＣ１は抵抗Ｒ３の抵抗
値と同コンデンサＣ１の静電容量によって定まる時定数
に従って充電され、コンデンサＣ１のプラス側の電位Ｖ
ａは上昇する。それに伴って、式（２）によって求めら
れるヒステリシス電位Ｖｄも上昇する。

【００２８】この動作を繰り返すことで本実施例の発振
回路は安定した発振を行って、発振出力Ｖｏを出力す
る。その発振周期Ｔ２はＶａの最高値ＶＨ（＝Ｖｂｅ＋
Ｒ２Ｖｃｃ／Ｒ１）と最低値ＶＬ（＝Ｖｂｅ）を上下し
きい値として式（４）によって求められる。

【００２９】 Ｔ２＝Ｃ１Ｒ３｛ｌｎ〔（Ｖｃｃ−ＶｃｃＲ３／Ｒ１−ＶＨ）／（Ｖｃｃ− ＶｃｃＲ３／Ｒ１＋ＶＬ）〕｝＋〔Ｃ１（Ｒ２＋Ｒ３）／Ｒ２Ｒ３〕 ｌｎ（ＶＨ／ＶＬ） ＝Ｃ１Ｒ３｛ｌｎ｛〔（Ｒ１−Ｒ２−Ｒ３）Ｖｃｃ−Ｒ１Ｖｂｅ〕 ／〔（Ｒ１−Ｒ３）Ｖｃｃ＋Ｒ１Ｖｂｅ〕｝｝＋〔Ｃ１（Ｒ２＋Ｒ３） ／Ｒ２Ｒ３〕ｌｎ〔（ＶｃｃＲ３＋Ｒ１Ｖｂｅ）／Ｒ１Ｖｂｅ〕 ……（４） α＝〔（Ｒ１−Ｒ２−Ｒ３）Ｖｃｃ−Ｒ１Ｖｂｅ〕／〔（Ｒ１−Ｒ３）Ｖｃｃ ＋Ｒ１Ｖｂｅ〕……（５） β＝（ＶｃｃＲ３＋Ｒ１Ｖｂｅ）／Ｒ１Ｖｂｅ……（６） Ａ＝Ｃ１Ｒ３ｌｎα Ｂ＝〔Ｃ１（Ｒ２＋Ｒ３）／Ｒ２Ｒ３〕ｌｎβ Ｔ２＝Ａ＋Ｂ……（７） ところで、 式（５），（６）において、電源電圧Ｖｃ
ｃが上昇するとαは減少し、βは増加する。また、電源
電圧Ｖｃｃが下降するとαは増加し、βは減少する。従
って、式（７）において電源電圧Ｖｃｃが上昇するとＡ
項は減少し、Ｂ項は増加する。また、電源電圧Ｖｃｃが
下降するとＡ項は増加し、Ｂ項は減少する。すなわち、
電源電圧Ｖｃｃが変動してもＡ，Ｂ項は互いに相殺する
ように増減するため、発振周期Ｔ２はほぼ一定の値をと
る。

【００３０】このように本実施例においては、素子数が
少なくなることにより半導体集積回路で使用する際に高
集積化が容易になる。さらに、発振回路用直流電源のみ
で発振動作を行うことができる。加えて、発振回路用直
流電源の電源電圧の変動に関係なく安定した発振動作が
可能になる。

【００３１】尚、本発明は上記実施例に限定されるもの
ではなく、例えば、バッファ回路４のトランジスタＱ
４，Ｑ５はスイッチング素子であればなんでもよい。ま
た、次に示す１〜３のように実施してもよい。１．セン
スアップ回路部５の抵抗Ｒ４は定電流回路６に置き換え
てもよい。２．センスアップ回路部５のトランジスタＱ
３のコレクタとグランドの間にツェナーダイオードＤを
接続してもよい。３．そのエミッタをグランドに接続
し、そのベースをカレントミラー回路１のトランジスタ
Ｑ２のベースに接続して、そのコレクタに抵抗Ｒ５を介
して前記発振回路用直流電源とは別の直流電源から電源
電圧を供給されるトランジスタＱ６を接続し、発振出力
Ｖｏをそのコレクタから出力するようにしてもよい。

【００３２】以上の１〜３を実施することにより、それ
ぞれ次に示す〜の効果がある。抵抗Ｒ４における
電力損失および発熱を無くすことができる。これによ
り、電源電圧Ｖｃｃを高くすることにより発振出力Ｖｏ
を大出力化しても、抵抗Ｒ４に発生した熱を逃がすため
の手段を講じる必要がなくなるため半導体集積回路にお
いて高集積化を図ることができる。電源電圧Ｖｃｃが
ツェナーダイオードＤのツェナー電圧以上であれば、発
振出力Ｖｏは電源電圧Ｖｃｃに関係なくツェナーダイオ
ードＤのツェナー電圧によって決定されるため、発振周
期Ｔ２は電源電圧Ｖｃｃの変動によらず一定となり電源
電圧Ｖｃｃが変動してもより安定した発振動作が可能と
なる。発振出力Ｖｏは発振回路用直流電源の電源電圧
Ｖｃｃには関係無く、発振回路用直流電源とは別の直流
電源の電源電圧によって規定されるため、発振回路用直
流電源の電源電圧Ｖｃｃは発振動作が可能な最低値まで
低下させることができる。これにより、トランジスタＱ
１〜Ｑ５および抵抗Ｒ１〜Ｒ４の電力容量を下げること
が可能になり半導体集積回路において高集積化を図るこ
とができる。

【００３３】尚、上記の１〜３はそれぞれを組み合わせ
て実施してもよい。上記の１〜３を加えた本発明の別の
実施例を図３に示す。

【００３４】

【発明の効果】以上詳述したように本発明によれば、半
導体集積回路で使用される発振回路において、発振回路
用直流電源のみで動作し、高集積化を図ることができる
優れた効果がある。

【図面の簡単な説明】

【図１】本発明を具体化した電位差検出回路の一実施例
を示す回路図である。

【図２】本発明の発振回路の各部および発振出力の時間
変位を示す特性図である。

【図３】本発明を具体化した電位差検出回路の別の実施
例を示す回路図である。

【図４】従来の発振回路を示す回路図である。

【符号の説明】

１…カレントミラー回路、２…ヒステリシス回路部、３
…時定数回路、４…バッファ回路、５…センスアップ回
路部、Ｑ１，Ｑ２…カレントミラー回路を構成するトラ
ンジスタ、Ｒ１，Ｒ２…ヒステリシス回路部を構成する
抵抗、Ｑ３…第３のトランジスタ、Ｑ４，Ｑ５…バッフ
ァ回路を構成する２つのスイッチング素子、Ｖｄ…ヒス
テリシス電位、Ｖｃｃ…直流電源の電圧

Claims (1)

1. 【特許請求の範囲】 【請求項１】 直流電源の電圧を供給・遮断して発振出
   力とする発振回路において、 前記発振出力を充放電する時定数回路と、 カレントミラー回路を構成する２つのトランジスタのコ
   レクタに抵抗を接続し、その一方のトランジスタのコレ
   クタに前記抵抗を介して前記発振出力を入力し、他方の
   トランジスタのコレクタに前記発振出力または前記時定
   数回路の放電電流を入力し、他方のトランジスタのコレ
   クタ電位をヒステリシス電位として出力するようにした
   ヒステリシス回路部と、 エミッタ接地の第３のトランジスタのベースに前記ヒス
   テリシス電位を入力し、そのコレクタから増幅した出力
   を取り出して後段の２つのスイッチング素子よりなるバ
   ッファ回路に入力し、その２つのスイッチング素子の導
   通・非導通により前記直流電源の電圧を供給・遮断して
   発振出力とするセンスアップ回路部とからなる発振回
   路。