JPH0115173B2 - - Google Patents
Info
- Publication number
- JPH0115173B2 JPH0115173B2 JP11800281A JP11800281A JPH0115173B2 JP H0115173 B2 JPH0115173 B2 JP H0115173B2 JP 11800281 A JP11800281 A JP 11800281A JP 11800281 A JP11800281 A JP 11800281A JP H0115173 B2 JPH0115173 B2 JP H0115173B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- input signal
- photocoupler
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 28
- 230000010355 oscillation Effects 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/795—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar transistors
- H03K17/7955—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar transistors using phototransistors
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は効率を高め、更に交流、直流入力信号
の共用を可能にしたシーケンサの入力回路に関す
る。
の共用を可能にしたシーケンサの入力回路に関す
る。
制御対象からシーケンサに入力されてくる信号
には種々のものがあり、直流信号、交流信号、開
閉信号等があげられ、また、その電圧もさまざま
である。ところで、シーケンサ本体（制御部）は
IC化された論理回路素子を用いているものが多
く、入力信号をIC信号レベルに変換するための
入力回路が必要となる。
には種々のものがあり、直流信号、交流信号、開
閉信号等があげられ、また、その電圧もさまざま
である。ところで、シーケンサ本体（制御部）は
IC化された論理回路素子を用いているものが多
く、入力信号をIC信号レベルに変換するための
入力回路が必要となる。
第１図に示すのは従来のシーケンサの入力回路
であり、V′Sは入力信号電源、S1〜Soは入力セン
サ、１′は入力回路である。この種の入力回路で
は抵抗R1〜RoでホトカプラPC1〜PCoの発光ダイ
オードに流れる電流を制限しており、制御対象等
に設けられた入力センサS1〜Soがオンすることに
よりホトカプラPC1〜PCoの発光ダイオードに電
流が流れ、ホトトランジスタがオンして入力信号
X1〜XoがICレベルの信号x1〜xoに変換されてシ
ーケンサの制御部に伝わるようになつている。
であり、V′Sは入力信号電源、S1〜Soは入力セン
サ、１′は入力回路である。この種の入力回路で
は抵抗R1〜RoでホトカプラPC1〜PCoの発光ダイ
オードに流れる電流を制限しており、制御対象等
に設けられた入力センサS1〜Soがオンすることに
よりホトカプラPC1〜PCoの発光ダイオードに電
流が流れ、ホトトランジスタがオンして入力信号
X1〜XoがICレベルの信号x1〜xoに変換されてシ
ーケンサの制御部に伝わるようになつている。
しかして、第１図において入力信号電源V′Sの
電圧が低い場合は良いが、入力信号電源電圧が高
くなつてくると、発光ダイオードの端子電圧は低
いためほとんどの電圧はそれと直列に接続された
電流制限用の抵抗R1〜Roにかかることになり、
抵抗の発熱が大きく、放熱面、形状面で大きな障
害となつていた。
電圧が低い場合は良いが、入力信号電源電圧が高
くなつてくると、発光ダイオードの端子電圧は低
いためほとんどの電圧はそれと直列に接続された
電流制限用の抵抗R1〜Roにかかることになり、
抵抗の発熱が大きく、放熱面、形状面で大きな障
害となつていた。
本発明は上記の点に鑑み提案されたものであ
り、入力信号電源からホトカプラの発光ダイオー
ドへ流入する電流をスイツチング制御し、オン時
間の大巾な削減により電流制限用の抵抗の発熱を
おさえて回路の効率を高め、更に交流、直流入力
信号の共用を可能にしたシーケンサの入力回路を
提供せんとすることを目的とする。
り、入力信号電源からホトカプラの発光ダイオー
ドへ流入する電流をスイツチング制御し、オン時
間の大巾な削減により電流制限用の抵抗の発熱を
おさえて回路の効率を高め、更に交流、直流入力
信号の共用を可能にしたシーケンサの入力回路を
提供せんとすることを目的とする。
以下、実施例を示す図面に従つて本発明を詳述
する。
する。
第２図に示すのは本発明の第１の実施例であ
る。その構成を説明すると、入力信号電源VSの
一端は入力センサS1〜Soの一端に接続され入力セ
ンサS1〜Soの他端はダイオードが逆並列に接続さ
れたホトカプラの発光ダイオードと抵抗とによる
対応した直列回路を介して一点に集結され、スイ
ツチング回路を構成するダイオードブリツジDB
の両交流入力端子を介して前記入力信号電源VS
の他端すなわち共通線路に接続されている。な
お、ダイオードブリツジは交直両用のスイツチン
グ素子として動作し、その整流出力端子間を短絡
することにより交流入力端子側が導通状態とな
る。さて、ダイオードブリツジDBの整流出力端
子間にはダイオードDS1、抵抗RS1、ツエナーダイ
オードZDの直列回路およびトランジスタTrSのコ
レクタ・エミツタが夫々並列に接続され、ツエナ
ーダイオードZDの両端には発振回路の正負電源
端子ａ，ｂが接続されると共にコンデンサCS1お
よび抵抗RS1、コンデンサCS2の直列回路が夫々並
列に接続され、更に抵抗RS2と並列にダイオード
DS2が接続されている。また、抵抗RS2、コンデン
サCS2の接続点は発振回路OSCのリセツト端子ｃ
に接続され、出力端子ｄは抵抗RS3を介して前記
トランジスタTrSのベースに接続されている。一
方、前記ホトカプラPC1〜PCoのホトトランジス
タのコレクタは夫々対応したコレクタ抵抗Rp1〜
Rpoを介して電源Vccに接続されると共にコンデ
ンサC1〜Coを介して夫々接地され、エミツタは
ともに接地されている。
る。その構成を説明すると、入力信号電源VSの
一端は入力センサS1〜Soの一端に接続され入力セ
ンサS1〜Soの他端はダイオードが逆並列に接続さ
れたホトカプラの発光ダイオードと抵抗とによる
対応した直列回路を介して一点に集結され、スイ
ツチング回路を構成するダイオードブリツジDB
の両交流入力端子を介して前記入力信号電源VS
の他端すなわち共通線路に接続されている。な
お、ダイオードブリツジは交直両用のスイツチン
グ素子として動作し、その整流出力端子間を短絡
することにより交流入力端子側が導通状態とな
る。さて、ダイオードブリツジDBの整流出力端
子間にはダイオードDS1、抵抗RS1、ツエナーダイ
オードZDの直列回路およびトランジスタTrSのコ
レクタ・エミツタが夫々並列に接続され、ツエナ
ーダイオードZDの両端には発振回路の正負電源
端子ａ，ｂが接続されると共にコンデンサCS1お
よび抵抗RS1、コンデンサCS2の直列回路が夫々並
列に接続され、更に抵抗RS2と並列にダイオード
DS2が接続されている。また、抵抗RS2、コンデン
サCS2の接続点は発振回路OSCのリセツト端子ｃ
に接続され、出力端子ｄは抵抗RS3を介して前記
トランジスタTrSのベースに接続されている。一
方、前記ホトカプラPC1〜PCoのホトトランジス
タのコレクタは夫々対応したコレクタ抵抗Rp1〜
Rpoを介して電源Vccに接続されると共にコンデ
ンサC1〜Coを介して夫々接地され、エミツタは
ともに接地されている。
以下動作を説明する。入力センサS1〜Soのどれ
か１つがオンした状態で入力信号電源VSが投入
されるか、もしくは入力信号電源VSが投入され
た後に入力センサS1〜Soのどれか１つがオンする
と、始めは発振回路OSCに電源を供給するコン
デンサCS1は放電した状態にあり、電源電圧は供
給されず、発振回路OSCのリセツト入力もコン
デンサCS2が放電した状態であるため発振回路
OSCの出力は“０”で、トランジスタTrSはオフ
のままである。この時、入力信号電源VSからは
ダイオードブリツジDB、ダイオードDS1、抵抗
RS1、コンデンサCS1，CS2、入力センサのオンし
ている回路の電流制限用の抵抗、ダイオードもし
くはホトカプラの発光ダイオード（入力信号のそ
の時の極性によりかわる）、入力センサを通つて
コンデンサの充電電流が流れる。なお、この電流
は小さいため電流制限用の抵抗での発熱は小さ
く、また、ホトカプラをオンさせるには至らな
い。そして、まもなくコンデンサCS1が充電され、
その充電電圧はツエナーダイオードZDのツエナ
ー電圧まで上昇し止まる。また、コンデンサCS2
は抵抗RS2を介して充電され、発振回路OSCのリ
セツト入力が“１”となつて発振が開始する。第
３図はトランジスタTrSのコレクタ・エミツタ間
電圧の変化を示したもので、発振回路OSCより
ベース電流が供給されオン・オフする。しかし
て、トランジスタTrSがオンしている期間ではト
ランジスタTrSのコレクタ・エミツタ間電圧はほ
ぼ0Vになり、ダイオードブリツジDBが導通状態
となつてオンしている入力センサの回路に入力信
号電源VSが直接加わり、ホトカプラの発光ダイ
オードには電流制限用の抵抗を介して所定の電流
が流れ、ホトカプラのホトトランジスタがオン
し、シーケンサの制御部にIC信号レベルに変換
された信号を伝える。なお、トランジスタTrSが
オンしている期間ではコンデンサCS1への充電は
行われないが、ダイオードDS1により外部への放
電は阻止されるため、コンデンサCS1の充電電荷
により発振回路OSCは電源を供給され動作を続
ける。
か１つがオンした状態で入力信号電源VSが投入
されるか、もしくは入力信号電源VSが投入され
た後に入力センサS1〜Soのどれか１つがオンする
と、始めは発振回路OSCに電源を供給するコン
デンサCS1は放電した状態にあり、電源電圧は供
給されず、発振回路OSCのリセツト入力もコン
デンサCS2が放電した状態であるため発振回路
OSCの出力は“０”で、トランジスタTrSはオフ
のままである。この時、入力信号電源VSからは
ダイオードブリツジDB、ダイオードDS1、抵抗
RS1、コンデンサCS1，CS2、入力センサのオンし
ている回路の電流制限用の抵抗、ダイオードもし
くはホトカプラの発光ダイオード（入力信号のそ
の時の極性によりかわる）、入力センサを通つて
コンデンサの充電電流が流れる。なお、この電流
は小さいため電流制限用の抵抗での発熱は小さ
く、また、ホトカプラをオンさせるには至らな
い。そして、まもなくコンデンサCS1が充電され、
その充電電圧はツエナーダイオードZDのツエナ
ー電圧まで上昇し止まる。また、コンデンサCS2
は抵抗RS2を介して充電され、発振回路OSCのリ
セツト入力が“１”となつて発振が開始する。第
３図はトランジスタTrSのコレクタ・エミツタ間
電圧の変化を示したもので、発振回路OSCより
ベース電流が供給されオン・オフする。しかし
て、トランジスタTrSがオンしている期間ではト
ランジスタTrSのコレクタ・エミツタ間電圧はほ
ぼ0Vになり、ダイオードブリツジDBが導通状態
となつてオンしている入力センサの回路に入力信
号電源VSが直接加わり、ホトカプラの発光ダイ
オードには電流制限用の抵抗を介して所定の電流
が流れ、ホトカプラのホトトランジスタがオン
し、シーケンサの制御部にIC信号レベルに変換
された信号を伝える。なお、トランジスタTrSが
オンしている期間ではコンデンサCS1への充電は
行われないが、ダイオードDS1により外部への放
電は阻止されるため、コンデンサCS1の充電電荷
により発振回路OSCは電源を供給され動作を続
ける。
次にトランジスタTrSがオフの期間においては、
トランジスタTrSのコレクタ・エミツタ間電圧は
ほぼ入力信号電源電圧となり、コンデンサCS1は
再び充電され、ツエナーダイオードZDのツエナ
ー電圧まで上昇する。同時に入力センサのオンし
ている回路に流れる電流が非常に小さくなり、ホ
トカプラのホトトランジスタはオフとなるが、出
力保持用のコンデンサC1〜Coによつて前の状態
が保たれている。また、トランジスタTrSがオン
した際、入力信号電源VSの位相により入力回路
に逆電圧がかかる場合があり、その場合にはホト
カプラの発光ダイオードに電流が流れず、それと
逆並列に接続されたダイオードに電流が流れホト
トランジスタがオンしないが、出力保持用のコン
デンサC1〜Coはその保持時間を入力信号電源VS
の半周期以上を十分にカバーできるように設定さ
れているため、入力信号電源VSの位相が入力回
路に正電圧として加わるまで、論理信号の“０”
または“１”のレベルを保つようになつている。
トランジスタTrSのコレクタ・エミツタ間電圧は
ほぼ入力信号電源電圧となり、コンデンサCS1は
再び充電され、ツエナーダイオードZDのツエナ
ー電圧まで上昇する。同時に入力センサのオンし
ている回路に流れる電流が非常に小さくなり、ホ
トカプラのホトトランジスタはオフとなるが、出
力保持用のコンデンサC1〜Coによつて前の状態
が保たれている。また、トランジスタTrSがオン
した際、入力信号電源VSの位相により入力回路
に逆電圧がかかる場合があり、その場合にはホト
カプラの発光ダイオードに電流が流れず、それと
逆並列に接続されたダイオードに電流が流れホト
トランジスタがオンしないが、出力保持用のコン
デンサC1〜Coはその保持時間を入力信号電源VS
の半周期以上を十分にカバーできるように設定さ
れているため、入力信号電源VSの位相が入力回
路に正電圧として加わるまで、論理信号の“０”
または“１”のレベルを保つようになつている。
次に入力センサS1〜Soがすべてオフになつた状
態ではダイオードブリツジDBの交流入力端子に
は電圧が加わらず、コンデンサCS1は放電して発
振を停止し、不要な電力の消耗を防止している。
態ではダイオードブリツジDBの交流入力端子に
は電圧が加わらず、コンデンサCS1は放電して発
振を停止し、不要な電力の消耗を防止している。
以上は入力信号が交流である場合について説明
してきたが、直流入力信号についても同様な動作
が行えることは明らかであろう。
してきたが、直流入力信号についても同様な動作
が行えることは明らかであろう。
また、入力回路へ加わる逆電圧時間が長く、出
力保持用のコンデンサC1〜Coのみで論理信号レ
ベルを保つことが困難な場合には、入力部を第４
図に示すようにホトカプラを２個づつ使つて構成
することもできる。この場合、コンデンサC1〜
Coの値は発振回路OSCのオフ期間をカバーでき
る程度のものであればよい。
力保持用のコンデンサC1〜Coのみで論理信号レ
ベルを保つことが困難な場合には、入力部を第４
図に示すようにホトカプラを２個づつ使つて構成
することもできる。この場合、コンデンサC1〜
Coの値は発振回路OSCのオフ期間をカバーでき
る程度のものであればよい。
なお、第２図において、ダイオードDS1はトラ
ンジスタTrSがオンした際のコンデンサCS1の放電
防止用であるので、トランジスタTrSのオン期間
がオフ期間に比べてかなり短い場合には省略する
ことも可能である。
ンジスタTrSがオンした際のコンデンサCS1の放電
防止用であるので、トランジスタTrSのオン期間
がオフ期間に比べてかなり短い場合には省略する
ことも可能である。
第５図に示すのは本発明に関連する他の例であ
り、前述した第１の実施例の出力保持用のコンデ
ンサC1〜Coの代わりにラツチ回路を用い、適切
にラツチ信号を発生させて記憶することにより、
コンデンサを省き、小型化、低コスト化を図つた
ものである。なお、前記出力保持用のコンデンサ
C1〜Coとラツチ回路とを併用して、より回路動
作の安定を図ることは必要に応じてなし得ること
である。構成としては、ホトカプラPC1〜PCoの
ホトトランジスタのコレクタはラツチ回路LAT
の夫々対応した入力端子I1〜Ioに接続され、ラツ
チ入力端子ｅはラツチ信号発生回路を構成するホ
トカプラPCLのコレクタに抵抗RL3を介して接続
されると共にコンデンサCLを介して接地されて
いる。なお、ホトカプラPCLのホトトランジスタ
のコレクタは抵抗RL2を介して電源Vccに接続さ
れ、エミツタは接地されている。一方、入力側は
他の入力部と類似しており、ホトカプラPCLの発
光ダイオードには逆並列にダイオードDLが接続
され、一端は抵抗RL1を介してダイオードブリツ
ジDBの一端に、他端は直接入力信号電源VSに接
続されている。なお、他の構成は第１の実施例と
同様であるため同一部分には同一符号を付して説
明を省略する。
り、前述した第１の実施例の出力保持用のコンデ
ンサC1〜Coの代わりにラツチ回路を用い、適切
にラツチ信号を発生させて記憶することにより、
コンデンサを省き、小型化、低コスト化を図つた
ものである。なお、前記出力保持用のコンデンサ
C1〜Coとラツチ回路とを併用して、より回路動
作の安定を図ることは必要に応じてなし得ること
である。構成としては、ホトカプラPC1〜PCoの
ホトトランジスタのコレクタはラツチ回路LAT
の夫々対応した入力端子I1〜Ioに接続され、ラツ
チ入力端子ｅはラツチ信号発生回路を構成するホ
トカプラPCLのコレクタに抵抗RL3を介して接続
されると共にコンデンサCLを介して接地されて
いる。なお、ホトカプラPCLのホトトランジスタ
のコレクタは抵抗RL2を介して電源Vccに接続さ
れ、エミツタは接地されている。一方、入力側は
他の入力部と類似しており、ホトカプラPCLの発
光ダイオードには逆並列にダイオードDLが接続
され、一端は抵抗RL1を介してダイオードブリツ
ジDBの一端に、他端は直接入力信号電源VSに接
続されている。なお、他の構成は第１の実施例と
同様であるため同一部分には同一符号を付して説
明を省略する。
以下第６図のタイムチヤートに従つて動作を説
明する。なお、第６図イはトランジスタTrSのコ
レクタ・エミツタ間電圧を、ロはラツチ入力端子
ｅに加えられるラツチ信号を示す。さて、トラン
ジスタTrSがオンすると入力センサのオンしてい
る回路に電流が流れ、対応したホトカプラのホト
トランジスタがオンし、ラツチ信号発生回路のホ
トカプラPCLのホトトランジスタも同時にオンす
る。しかして、ラツチ信号はホトカプラPCLのホ
トトランジスタのコレクタに設けられた抵抗
RL3、コンデンサCLの遅延効果により少し遅れて
ラツチ回路LATに伝わる。これは、ラツチ回路
LATで記憶する内容を正確ならしめるためのも
ので、入力信号が確実にホトカプラへ伝えられた
後にラツチ信号を発生するようにしている。ま
た、トランジスタTrSがオンした際、位相の都合
で入力信号電源電圧が低くホトカプラPC1〜PCo
が完全にオンできず、不正確な動作をしている場
合があるが、ラツチ信号発生回路の抵抗RL1は他
の入力部の抵抗R1〜Roよりも大きな値に設定さ
れているためホトカプラPCLのホトトランジスタ
は前もつて動作を中止し、ラツチ信号を発生でき
ないようにしている。すなわち、不正確な信号は
取り込まないようになつている。
明する。なお、第６図イはトランジスタTrSのコ
レクタ・エミツタ間電圧を、ロはラツチ入力端子
ｅに加えられるラツチ信号を示す。さて、トラン
ジスタTrSがオンすると入力センサのオンしてい
る回路に電流が流れ、対応したホトカプラのホト
トランジスタがオンし、ラツチ信号発生回路のホ
トカプラPCLのホトトランジスタも同時にオンす
る。しかして、ラツチ信号はホトカプラPCLのホ
トトランジスタのコレクタに設けられた抵抗
RL3、コンデンサCLの遅延効果により少し遅れて
ラツチ回路LATに伝わる。これは、ラツチ回路
LATで記憶する内容を正確ならしめるためのも
ので、入力信号が確実にホトカプラへ伝えられた
後にラツチ信号を発生するようにしている。ま
た、トランジスタTrSがオンした際、位相の都合
で入力信号電源電圧が低くホトカプラPC1〜PCo
が完全にオンできず、不正確な動作をしている場
合があるが、ラツチ信号発生回路の抵抗RL1は他
の入力部の抵抗R1〜Roよりも大きな値に設定さ
れているためホトカプラPCLのホトトランジスタ
は前もつて動作を中止し、ラツチ信号を発生でき
ないようにしている。すなわち、不正確な信号は
取り込まないようになつている。
なお、シーケンサの応答速度を速くする必要が
あるときは、前述した第４図のような構成をとれ
ば、入力信号電源の位相が逆でも入力信号が取り
込め、応答速度を速くすることができる。
あるときは、前述した第４図のような構成をとれ
ば、入力信号電源の位相が逆でも入力信号が取り
込め、応答速度を速くすることができる。
以上のように本発明のシーケンサの入力回路に
あつては、個々の入力信号に抵抗を介して接続さ
れたホトカプラを有し前記入力信号をIC信号レ
ベルに変換する入力回路において、前記入力信号
の共通線路に直列に挿入されたスイツチング回路
と、このスイツチング回路の開閉接点間に接続さ
れた充電素子と、この充電素子より電源電圧を
得、かつ前記スイツチング回路を駆動する発振回
路と、前記ホトカプラの出力を一定時間保持する
コンデンサとによつて構成し、ホトカプラの発光
ダイオードへ流れる電流を断続的にしたので、オ
ン時間の大巾な削減により、電流制限用抵抗の発
熱を減らし、回路の効率も高めると共に放熱設計
が容易となり、小形の入力回路を提供することが
でき、また、発振回路の電源をスイツチング部か
らとるようにしているので発振回路用の別電源が
不要であり、かつ入力信号がない時は発振を停止
するので省電力である。更に、出力保持用コンデ
ンサあるいはラツチ回路を備えているので交流・
直流入力信号の共用ができる利点がある。
あつては、個々の入力信号に抵抗を介して接続さ
れたホトカプラを有し前記入力信号をIC信号レ
ベルに変換する入力回路において、前記入力信号
の共通線路に直列に挿入されたスイツチング回路
と、このスイツチング回路の開閉接点間に接続さ
れた充電素子と、この充電素子より電源電圧を
得、かつ前記スイツチング回路を駆動する発振回
路と、前記ホトカプラの出力を一定時間保持する
コンデンサとによつて構成し、ホトカプラの発光
ダイオードへ流れる電流を断続的にしたので、オ
ン時間の大巾な削減により、電流制限用抵抗の発
熱を減らし、回路の効率も高めると共に放熱設計
が容易となり、小形の入力回路を提供することが
でき、また、発振回路の電源をスイツチング部か
らとるようにしているので発振回路用の別電源が
不要であり、かつ入力信号がない時は発振を停止
するので省電力である。更に、出力保持用コンデ
ンサあるいはラツチ回路を備えているので交流・
直流入力信号の共用ができる利点がある。
第１図は従来のシーケンサの入力回路、第２図
は本発明の第１の実施例を示す具体的回路図、第
３図はその動作説明図、第４図は他の部分的構成
を示す参考図、第５図は他の例を示す具体的回路
図、第６図はその動作説明図である。 VS…入力信号電源、DB…ダイオードブリツ
ジ、S1〜So…入力センサ、PC1〜PCo，PCL…ホ
トカプラ、D1〜Do，DS1，DS2，DL…ダイオード、
ZD…ツエナーダイオード、TrS…トランジスタ、
R1〜Ro，RS1，RS2，RS3，Rp1〜Rpo，RL1，RL2，
RL3…抵抗、C1〜Co，CS1，CS2，CL…コンデンサ、
LAT…ラツチ回路。
は本発明の第１の実施例を示す具体的回路図、第
３図はその動作説明図、第４図は他の部分的構成
を示す参考図、第５図は他の例を示す具体的回路
図、第６図はその動作説明図である。 VS…入力信号電源、DB…ダイオードブリツ
ジ、S1〜So…入力センサ、PC1〜PCo，PCL…ホ
トカプラ、D1〜Do，DS1，DS2，DL…ダイオード、
ZD…ツエナーダイオード、TrS…トランジスタ、
R1〜Ro，RS1，RS2，RS3，Rp1〜Rpo，RL1，RL2，
RL3…抵抗、C1〜Co，CS1，CS2，CL…コンデンサ、
LAT…ラツチ回路。
Claims (1)
- １ 個々の入力信号に抵抗を介して接続されたホ
トカプラを有し、前記入力信号をIC信号レベル
に変換する入力回路において、前記入力信号の共
通線路に直列に挿入されたダイオードブリツジか
らなるスイツチング回路と、このスイツチング回
路の開閉接点間に接続された充電素子と、この充
電素子より電源電圧を得、かつ前記スイツチング
回路を駆動する発振回路と、前記ホトカプラの出
力を一定時間保持するコンデンサとによつて構成
したことを特徴とするシーケンサの入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11800281A JPS5819031A (ja) | 1981-07-28 | 1981-07-28 | シ−ケンサの入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11800281A JPS5819031A (ja) | 1981-07-28 | 1981-07-28 | シ−ケンサの入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5819031A JPS5819031A (ja) | 1983-02-03 |
| JPH0115173B2 true JPH0115173B2 (ja) | 1989-03-16 |
Family
ID=14725615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11800281A Granted JPS5819031A (ja) | 1981-07-28 | 1981-07-28 | シ−ケンサの入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5819031A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6030639U (ja) * | 1983-08-04 | 1985-03-01 | 富士電機株式会社 | 接点信号入力回路 |
| JPS63139422A (ja) * | 1986-12-02 | 1988-06-11 | Mitsubishi Electric Corp | 入力装置 |
| JPH0212306A (ja) * | 1988-06-30 | 1990-01-17 | Fuji Electric Co Ltd | プログラマブルコントローラの出力駆動装置 |
| KR20010028071A (ko) * | 1999-09-17 | 2001-04-06 | 김종수 | 스위칭회로 |
| JP5264262B2 (ja) | 2008-04-14 | 2013-08-14 | 三菱電機株式会社 | ディジタル信号入力装置及び制御方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6027235B2 (ja) * | 1976-04-28 | 1985-06-27 | 三菱電機株式会社 | 入力装置 |
| JPS5523635A (en) * | 1978-08-09 | 1980-02-20 | Toshiba Corp | Digital input circuit |
-
1981
- 1981-07-28 JP JP11800281A patent/JPS5819031A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5819031A (ja) | 1983-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0115173B2 (ja) | ||
| JPH07255168A (ja) | 複数の信号を生成するためのｄｃ／ｄｃコンバータ | |
| JPS5910719Y2 (ja) | 電子発光装置の電源装置 | |
| JPH0614384Y2 (ja) | ラッチングリレーの駆動回路 | |
| JPH0313794Y2 (ja) | ||
| JPS5840414Y2 (ja) | 初期セツトパルス発生回路 | |
| JPH071863Y2 (ja) | タイマ装置 | |
| JPH0218710Y2 (ja) | ||
| JP2774112B2 (ja) | インバータ装置 | |
| JPS5825453Y2 (ja) | 直流電源初期化回路 | |
| JPH0744709Y2 (ja) | 自動車用タイマ機構 | |
| JP2521655Y2 (ja) | 表示器駆動回路 | |
| JPS607554Y2 (ja) | ミユ−テイング駆動回路 | |
| JPS5916447B2 (ja) | リレ−回路 | |
| JPH0693621B2 (ja) | 二線式電子スイツチ | |
| JPH0145265Y2 (ja) | ||
| JPS635439Y2 (ja) | ||
| JPH0628831Y2 (ja) | 電源オン時リセット回路 | |
| JPS645384Y2 (ja) | ||
| JPH0221808Y2 (ja) | ||
| JPS5849087A (ja) | インバ−タ装置 | |
| JPH0250715B2 (ja) | ||
| JPH06133549A (ja) | 半導体装置 | |
| JPS6062198U (ja) | 二線式のパルス伝送装置 | |
| JPH07322610A (ja) | 電源装置 |