JP5264262B2 - ディジタル信号入力装置及び制御方法 - Google Patents
ディジタル信号入力装置及び制御方法 Download PDFInfo
- Publication number
- JP5264262B2 JP5264262B2 JP2008104967A JP2008104967A JP5264262B2 JP 5264262 B2 JP5264262 B2 JP 5264262B2 JP 2008104967 A JP2008104967 A JP 2008104967A JP 2008104967 A JP2008104967 A JP 2008104967A JP 5264262 B2 JP5264262 B2 JP 5264262B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pulse
- digital signal
- pulse width
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 57
- 238000001514 detection method Methods 0.000 claims abstract description 156
- 238000012937 correction Methods 0.000 claims description 20
- 230000004044 response Effects 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 230000014759 maintenance of location Effects 0.000 claims 1
- 102100036848 C-C motif chemokine 20 Human genes 0.000 description 16
- 101000713099 Homo sapiens C-C motif chemokine 20 Proteins 0.000 description 16
- 238000012545 processing Methods 0.000 description 16
- 239000003990 capacitor Substances 0.000 description 13
- 238000005259 measurement Methods 0.000 description 12
- 238000004904 shortening Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000020169 heat generation Effects 0.000 description 8
- 238000012544 monitoring process Methods 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 6
- 238000012790 confirmation Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
- G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
- G01R15/22—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using light-emitting devices, e.g. LED, optocouplers
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Description
図1は、この発明の実施の形態1によるディジタル信号入力装置の構成を示すブロック図である。
VD=ZD+Vpc ……(2)
を超えると、絶縁用フォトカプラ14の内蔵フォトトランジスタ14bから論理値“1”のディジタル信号が出力される。超えない場合は、内蔵フォトトランジスタ14bから論理値“0”のディジタル信号が出力される。なお、式(2)において、ZDはツェナーダイオード13のツェナー電圧であり、Vpcは絶縁用フォトカプラ14のオン動作電圧である。
t1+t2≦T ……(4)
の関係を満たすように定めてある。
図6は、この発明の実施の形態2によるディジタル信号入力装置の構成を示すブロック図である。なお、図6では、図1(実施の形態1)に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態2に関わる部分を中心に説明する。
図9は、この発明の実施の形態3によるディジタル信号入力装置の構成を示すブロック図である。なお、図9では、図1(実施の形態1)に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態3に関わる部分を中心に説明する。
1−1〜1−n 第1の入力端子
2 第2の入力端子
3 ディジタル信号入力部
4 バッファ回路
5a,5b,5c 制御部(CPU)
6 記憶部
7a,7b,7c パルス制御部
8 入力制御用フォトカプラ
8a 内蔵発光ダイオード
8b 内蔵フォトトランジスタ
11 電流制限用抵抗器
12 CRフィルタ
12a コンデンサ
12b 抵抗器
13 ツェナーダイオード
14 絶縁用フォトカプラ
14a 内蔵発光ダイオード
14b 内蔵フォトトランジスタ
15 プルアップ抵抗器
16 信号受信部
E 外部の直流電源(直流制御電源)
SW1〜SWn 外部のスイッチ
Claims (8)
- 直流電圧が印加される第1の入力端子及び第2の入力端子と、前記第1の入力端子と前記第2の入力端子との間に接続される充電回路と、前記充電回路の充電電圧が所定の検出レベルを超えるか否かに応じた論理値のディジタル信号を内部回路へ出力するディジタル信号検出部と、を備えるディジタル信号入力装置において、
指定されたパルス幅及びパルス周期を用いて定周期のパルス信号を生成して出力するパルス制御部と、
前記第1の入力端子または前記第2の入力端子と前記充電回路との間に設けられ、前記充電回路への前記直流電圧の印加期間を前記パルス信号のパルス幅によって制御するスイッチング素子と、
前記ディジタル信号入力装置への直流電圧について、前記充電回路の時定数と前記検出レベルとの関係から求めたパルス幅及びパルス周期が予め格納される記憶部と、
前記第1の入力端子及び第2の入力端子間に印加される前記直流電圧に対するパルス幅及びパルス周期を前記記憶部から読み出して前記パルス制御部に与える動作管理部と、
を備えていることを特徴とするディジタル信号入力装置。 - 直流電圧が印加される第1の入力端子及び第2の入力端子と、前記第1の入力端子と前記第2の入力端子との間に接続される充電回路と、前記充電回路の充電電圧が所定の検出レベルを超えるか否かに応じた論理値のディジタル信号を内部回路へ出力するディジタル信号検出部と、を備えるディジタル信号入力装置において、
電圧設定モード指令を受けて、定周期で出力するパルス信号のパルス幅を、各パルス周期において単位幅ずつ広くする処理を行い、入力検出の通知を受けて、直前までに調整処理したパルス幅を出力するパルス制御部と、
前記第1の入力端子または前記第2の入力端子と前記充電回路との間に設けられ、前記充電回路への前記直流電圧の印加期間を前記パルス信号のパルス幅によって制御するスイッチング素子と、
前記ディジタル信号検出部の出力を、定周期で入力する前記パルス信号に応答して取り込み、それを1パルス周期の期間内保持する信号受信部と、
前記信号受信部が予定していた論理値のディジタル信号を保持したとき前記入力検出の通知を行い、前記パルス制御部から通知されたパルス幅に対応する電圧値を前記充電回路の時定数に基づき算出し、記憶部に格納する動作管理部と、
を備えていることを特徴とするディジタル信号入力装置。 - 直流電圧が印加される第1の入力端子及び第2の入力端子と、前記第1の入力端子と前記第2の入力端子との間に接続される充電回路と、前記充電回路の充電電圧が所定の検出レベルを超えるか否かに応じた論理値のディジタル信号を内部回路へ出力するディジタル信号検出部と、を備えるディジタル信号入力装置において、
パルス幅調整モード指令を受けて、定周期で出力するパルス信号のパルス幅を、パルス幅調整指令に従って増減調整したパルス幅でもって出力するパルス制御部と、
前記第1の入力端子または前記第2の入力端子と前記充電回路との間に設けられ、前記充電回路への前記直流電圧の印加期間を前記パルス信号のパルス幅によって制御するスイッチング素子と、
前記ディジタル信号検出部の出力を、定周期で入力する前記パルス信号に応答して取り込み、それを1パルス周期の期間内保持する信号受信部と、
前記信号受信部が保持するディジタル信号の論理値が前記第1の入力端子及び第2の入力端子間に印加した前記直流電圧に対して予定していた論理値ではないときその予定していた論理値のディジタル信号を前記信号受信部が保持するまでの間、増減調整幅を指定した前記パルス幅調整指令を繰り返し、予定していた論理値を示すディジタル信号の前記保持を確認できたときのパルス幅を記憶部に格納する動作管理部と、
を備えていることを特徴とするディジタル信号入力装置。 - 前記動作管理部は、前記第1の入力端子及び第2の入力端子間に印加した第1及び第2の直流電圧について調整取得した第1及び第2のパルス幅との間でパルス幅を決定し、記憶部に格納する、ことを特徴とする請求項3に記載のディジタル信号入力装置。
- 直流電圧が印加される第1の入力端子及び第2の入力端子と、前記第1の入力端子と前記第2の入力端子との間に接続される充電回路と、前記充電回路の充電電圧が所定の検出レベルを超えるか否かに応じた論理値のディジタル信号を内部回路へ出力するディジタル信号検出部と、を備えるディジタル信号入力装置において、
予め当該ディジタル信号入力装置への直流電圧について、前記充電回路の時定数と前記検出レベルとの関係から求めたパルス幅及びパルス周期を記憶部に格納する工程と、
前記第1の入力端子及び第2の入力端子間に印加される前記直流電圧に対するパルス幅及びパルス周期を前記記憶部から読み出して定周期のパルス信号を生成して出力する工程と、
前記充電回路への前記直流電圧の印加期間を前記パルス信号のパルス幅によって制御する工程と、
を含むことを特徴とするディジタル信号入力装置の制御方法。 - 直流電圧が印加される第1の入力端子及び第2の入力端子と、前記第1の入力端子と前記第2の入力端子との間に接続される充電回路と、前記充電回路の充電電圧が所定の検出レベルを超えるか否かに応じた論理値のディジタル信号を内部回路へ出力するディジタル信号検出部と、を備えるディジタル信号入力装置において、
電圧設定モードにおいて、定周期で出力するパルス信号のパルス幅を、各パルス周期において単位幅ずつ広くする処理を予定していた論理値のディジタル信号の入力を検出するまで実行する第1の工程と、
前記充電回路への前記直流電圧の印加期間を前記パルス信号のパルス幅によって制御する第2の工程と、
前記ディジタル信号検出部の出力を、前記パルス信号に応答して取り込み、それを1パルス周期の期間内保持する第3の工程と、
前記第3の工程にて予定していた論理値のディジタル信号が保持されたとき、前記入力を検出し、前記第1の工程にて処理したパルス幅を取得する第4の工程と、
前記第4の工程にて取得したパルス幅に対応する電圧値を前記充電回路の時定数に基づき算出し、記憶部に格納する第5の工程と、
を含むことを特徴とするディジタル信号入力装置の制御方法。 - 直流電圧が印加される第1の入力端子及び第2の入力端子と、前記第1の入力端子と前記第2の入力端子との間に接続される充電回路と、前記充電回路の充電電圧が所定の検出レベルを超えるか否かに応じた論理値のディジタル信号を内部回路へ出力するディジタル信号検出部と、を備えるディジタル信号入力装置において、
パルス幅調整モードにおいて、前記第1の入力端子及び第2の入力端子間に所定の直流電圧を印加して、まず、補正パルス幅の指定を伴うパルス幅調整指令を出力する第1の工程と、
定周期で出力するパルス信号のパルス幅を、前記パルス幅調整指令に従って増減調整したパルス幅でもって出力する第2の工程と、
前記充電回路への前記直流電圧の印加期間を前記パルス信号のパルス幅によって制御する第3の工程と、
前記ディジタル信号検出部の出力を、前記パルス信号に応答して取り込み、それを1パルス周期の期間内保持する第4の工程と、
前記第3の工程にて保持されるディジタル信号の論理値が予定していた論理値であるか否かを判別する第5の工程と、
前記第5の工程での判別結果、予定していた論理値ではないとき、その予定していた論理値のディジタル信号が前記第4の工程にて保持されるまでの間、前記補正パルス幅に対して増減調整幅を指定した前記パルス幅調整指令を繰り返し、予定していた論理値のディジタル信号の保持を確認できたときのパルス幅を記憶部に格納する第6の工程と、
を含むことを特徴とするディジタル信号入力装置の制御方法。 - 前記所定の直流電圧は、第1の直流電圧と第2の直流電圧とからなり、
前記第6の工程では、前記第1の直流電圧について調整取得した第1のパルス幅と前記第2の直流電圧について調整取得した第2のパルス幅との間でパルス幅を決定し、記憶部に格納する、ことを特徴とする請求項7に記載のディジタル信号入力装置の制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008104967A JP5264262B2 (ja) | 2008-04-14 | 2008-04-14 | ディジタル信号入力装置及び制御方法 |
US12/246,512 US7829836B2 (en) | 2008-04-14 | 2008-10-07 | Digital signal input device and method of controlling the same having a switching element that controls a period of applying direct-current voltage to a charging circuit |
CN2008101868158A CN101562439B (zh) | 2008-04-14 | 2008-12-15 | 数字信号输入装置及控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008104967A JP5264262B2 (ja) | 2008-04-14 | 2008-04-14 | ディジタル信号入力装置及び制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009260495A JP2009260495A (ja) | 2009-11-05 |
JP5264262B2 true JP5264262B2 (ja) | 2013-08-14 |
Family
ID=41163470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008104967A Expired - Fee Related JP5264262B2 (ja) | 2008-04-14 | 2008-04-14 | ディジタル信号入力装置及び制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7829836B2 (ja) |
JP (1) | JP5264262B2 (ja) |
CN (1) | CN101562439B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8115457B2 (en) * | 2009-07-31 | 2012-02-14 | Power Integrations, Inc. | Method and apparatus for implementing a power converter input terminal voltage discharge circuit |
US20140039713A1 (en) * | 2012-08-01 | 2014-02-06 | Leviton Manufacturing Company, Inc. | System and method for fail safe operation of low voltage occupancy sensors |
US9128119B2 (en) * | 2013-03-29 | 2015-09-08 | Hamilton Sundstrand Corporation | Electrical circuit testing |
CN105187037B (zh) * | 2014-05-28 | 2018-09-28 | 台达电子工业股份有限公司 | 脉冲宽度调变系统控制方法及其误动作防止电路 |
CN104539268B (zh) * | 2015-01-19 | 2017-12-19 | 河南辉瑞生物医电技术有限公司 | 一种控制音频包络线边沿波形的电路 |
JP2016139956A (ja) * | 2015-01-28 | 2016-08-04 | 日新電機株式会社 | トリガ信号入出力回路 |
KR101872797B1 (ko) * | 2017-05-18 | 2018-06-29 | 두산중공업 주식회사 | 디지털 신호 출력 장치 |
US10775834B2 (en) * | 2018-10-23 | 2020-09-15 | Macronix International Co., Ltd. | Clock period tuning method for RC clock circuits |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5266173A (en) * | 1975-11-28 | 1977-06-01 | Hitachi Ltd | Method for detecting the trouble at output contact |
JPS584403A (ja) | 1981-06-30 | 1983-01-11 | Omron Tateisi Electronics Co | 入力信号読取装置 |
JPS5819031A (ja) | 1981-07-28 | 1983-02-03 | Matsushita Electric Works Ltd | シ−ケンサの入力回路 |
JPS59146305A (ja) | 1983-02-10 | 1984-08-22 | Hitachi Ltd | 電圧入力形プログラマブルコントロ−ラ |
JPS6449978U (ja) | 1987-09-24 | 1989-03-28 | ||
JPH01237702A (ja) | 1988-03-18 | 1989-09-22 | Hitachi Ltd | プログラマブルコントローラの入力装置 |
JPH02308307A (ja) * | 1989-05-24 | 1990-12-21 | Toshiba Corp | 接点入力回路 |
JPH03271818A (ja) | 1990-03-20 | 1991-12-03 | Mitsubishi Electric Corp | ディジタル入力回路 |
JPH11112310A (ja) * | 1997-09-30 | 1999-04-23 | Nissin Electric Co Ltd | 接点入力信号処理装置 |
JPH11234925A (ja) * | 1998-02-20 | 1999-08-27 | Hitachi Ltd | 監視制御システム |
JP2000354339A (ja) * | 1999-06-10 | 2000-12-19 | Fuji Electric Co Ltd | 遠方監視制御装置 |
GB0002140D0 (en) | 2000-02-01 | 2000-03-22 | Alstom | Improvements in electrical circuits |
JP2002084169A (ja) * | 2000-09-06 | 2002-03-22 | Fuji Electric Co Ltd | ディジタル信号入力装置およびその健全性監視方法 |
JP2002237228A (ja) * | 2001-02-07 | 2002-08-23 | Nissin Electric Co Ltd | 接点入力回路の自己診断回路 |
JP3977215B2 (ja) * | 2002-09-17 | 2007-09-19 | 京セラ株式会社 | 充電装置、充電方法および該充電装置を備えた携帯端末 |
JP3905005B2 (ja) * | 2002-09-18 | 2007-04-18 | 富士通株式会社 | 携帯型機器及び半導体集積回路装置 |
CN1277341C (zh) * | 2003-04-11 | 2006-09-27 | 崧顺电子(深圳)有限公司 | 电池充电定时器 |
-
2008
- 2008-04-14 JP JP2008104967A patent/JP5264262B2/ja not_active Expired - Fee Related
- 2008-10-07 US US12/246,512 patent/US7829836B2/en active Active
- 2008-12-15 CN CN2008101868158A patent/CN101562439B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101562439A (zh) | 2009-10-21 |
CN101562439B (zh) | 2012-07-11 |
JP2009260495A (ja) | 2009-11-05 |
US7829836B2 (en) | 2010-11-09 |
US20090256606A1 (en) | 2009-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5264262B2 (ja) | ディジタル信号入力装置及び制御方法 | |
US8525504B2 (en) | Switching power supply and related control method | |
KR101569903B1 (ko) | 스위치 제어 장치 및 이를 포함하는 컨버터 | |
US20090189572A1 (en) | Charge control circuit, charging device, and connection checking method | |
KR20160115846A (ko) | 전자 디바이스의 동작 데이터를 저장하는 저장 디바이스 및 복구가능 시스템 | |
KR20140106070A (ko) | 전압 측정 장치 및 이를 포함하는 배터리 관리 시스템 | |
US10916959B2 (en) | Semiconductor device including a boost circuit for controlling switches in a battery pack | |
CN112042100B (zh) | 电力转换装置 | |
US8625317B2 (en) | Isolated switch-mode power supply device | |
JP2016123238A (ja) | 蓄電装置及び蓄電装置の制御方法 | |
US10461655B2 (en) | Power fluctuation mitigation system | |
CN111786450B (zh) | 储能系统的控制方法 | |
US20130119968A1 (en) | Dc-dc converter with an auxiliary circuit for performing soft-switching | |
US20190196527A1 (en) | Maximum power point tracking circuit | |
US10128680B2 (en) | Constant current charging device | |
CN107181290B (zh) | 电池管理系统 | |
KR101688280B1 (ko) | 고전압 펄스 압축 시스템 및 그 제어 방법 | |
JP2012019676A (ja) | 電力伝達用絶縁回路および電力変換装置 | |
US11703543B2 (en) | Power conversion device | |
US20240223098A1 (en) | Isolated power supply control circuit and isolated power supply | |
JP2011135724A (ja) | スイッチング電源の制御回路 | |
KR20180015367A (ko) | 펄스 전원 장치 스위칭 제어 회로 | |
EP4071952A1 (en) | Detection of shoot-through in power converters | |
JP2015130720A (ja) | 保護継電装置 | |
JP2022011203A (ja) | バックアップ電源装置及びバックアップ電源装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130430 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5264262 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |