JPH02308307A - 接点入力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はプロセス制御装置の接点入力回路に関する。

（従来の技術） プロセスシーケンス制御装置においては現場プロセスか
らの圧力、流量、温度１位置等の状態は接点信号として
入力される。入力された接点信号は現場からのノイズに
よる回路の誤動作を防ぐために、通常回路の絶縁と以降
の制御素子の入力レベルに合うように信号レベルの変換
が行なわれる。

第７図の従来の接点入力回路において、プロセス信号の
出力接点２は外部電源１と抵抗器４とフォトカプラ５に
直列接続されている。出力接点２が閉となるとこの回路
に電流が流れ、フォトカプラ５内の発光ダイオードが発
光し、２次側のフォトトランジスタを導通させて抵抗器
６を通して出力信号を取り出す。ここで抵抗器４はフォ
トカプラ５に流入する電流を制限するためである。

（発明が解決しようとする課題） ところで、上記のような接点入力回路において、フォト
カプラ５に必要な電圧は１〜２ｖ程度でよいため外部電
源１が４８Ｖとすれば抵抗器４に４６Ｖの電圧降下をも
たせることになる。フォトカプラ５に流す電流を５〜１
０ｍＡとすると、０．２３〜０．４６Ｗの熱が抵抗器４
から発生する。実際は第７図の回路が複数回路（約２０
〜３０回路）プリント基板上に実装されるためプリント
基板１枚当り４．６〜１３．８Ｗの熱が発生し、さらに
装置全体として、１筐体当り５０枚程のプリント基板が
収納されるとすると２３０〜６９０Ｗとの発熱量となる
。

従って装置内の温度上昇が著しるしく、ファンを用いた
強制空冷が不可欠であった。また基板上においてはこの
抵抗器４は熱容量が大きいもの。

すなわちサイズが大きいものを使用しなければならず、
フォトカプラ５の２次側以降の回路は半導体製造技術の
進歩により、高密度の実装が可能となったが、フォトカ
プラ５の１次側はこの抵抗器４のために高密度の実装が
不可能であった。

抵抗器４０発熱量を少なくするには低電圧の外部電源１
を使用すればよいが、以下述べる理由により４８　Ｖ−
１００Ｖ程度の電圧が一般的であり、　これより以下の
電圧では信頼性が下がるため電源電圧を下げることはで
きない。

一般にプラントに用いられる圧力スイッチ、流量スイッ
チ、位置検出スイッチ等の接点出力のセンサーの接点仕
様は４８Ｖ〜２００ｖ回路を開閉し、通電電流は数Ａ（
１〜２Ａ程度）を流すことができ直接コンタクタ、補助
リレー、電磁弁等を駆動できるようになっている。すな
わち接点間の接触抵抗はやや高めでも通電および開閉容
量を大きくとれる仕様となっている。

そのため、電源電圧を低くすると酸化皮膜等による接触
抵抗のため通電しない場合が生じてくる。

従って一定の信頼性を確保するため４８Ｖ程度以上の電
源電圧が使用される。

以上のように従来の接点入力回路はフォトカプラ５の１
次側には熱容量が大きい抵抗器４を必要とするので、放
熱対策が必要なことと回路をプリント基板に実装する上
での高密度化への障害があった・ 本発明は上記問題を解消するためになされたもので、そ
の目的は制御装置の接点信号入力部の負担を軽くし、発
熱量を抑えることにより、制御装置内の放熱対策を不要
とし、かつプリント基板上では高密度の実装を可能とし
た制御装置の接点入力回路を提供することにある。

〔発明の構成〕

（課題を解決するための手段） 上記目的を達成するために、本発明はプラントのプロセ
ス信号を接点信号としてプロセス接点に入力し、このプ
ロセス接点の接点信号を絶縁信号伝達素子を介してプロ
セス制御装置へ出力するようにした接点入力回路におい
て、前記絶縁信号伝達素子と前記プロセス接点と抵抗器
と外部電源を直列接続した１次回路と、前記１次回路と
絶縁されかつ開閉制御を行なう絶縁スイッチ素子と、前
記絶縁スイッチ素子を駆動するドライバーと、前記ドラ
イバーへ一定幅のパルスを周期的に出力するクロック発
振器と、前記絶縁信号伝達素子の２次側信号を前記クロ
ック発振器の出力信号に同期してラッチするラッチ回路
とから構成されたことを特徴とするものである。

（作用） 本発明の接点入力回路は、フォトリレーを用いてクロッ
クにより１次側電流をある一定時間のみ流れるように制
御し、フォトカプラ２次側に現われるパルス信号をラッ
チ回路でもとの連続した信号に変えるもので、クロック
信号の周期とパルス幅の比を適用上問題とならない範囲
でできる限り大きく設定することにより入力回路の分圧
抵抗の発熱量を著しるしく減少させることができ、それ
により空冷ファン等の装置内の放熱対策が不要となり、
またプラント基板上では小型抵抗器が使用できるので高
密度の実装が可能となる。さらに。

フォトカプラの通電が連続でなくなるので長時間通電に
よるフォトカプラの変換効率の低下を防止でき入力回路
部の信頼性が向上する。

（実施例） 本発明の実施例を図面を参照して説明する。

第１図は本発明の一実施例の回路構成図である。

図に示すように、本実施例の接点入力回路は外都電源１
とプロセスからの出力信号（温度、圧力。

流量、レベル等の状態信号）により動作する接点２と入
力回路基板３内に実装された抵抗器４とフォトカプラ５
と、フォトリレー６を直列に接続した１次回路と、フォ
トカプラ５によって絶縁された信号を取出すラッチ回路
８と、フォトリレー６をドライブするドライバ１０とド
ライバ１０に動作信号を与えかつラッチ回路８にクロッ
ク信号を供給するクロック発振器１１で構成される。フ
ォトカプラ５は入力信号を光に変えその光によってフォ
トトランジスタを動作させることにより入力信号を電気
的に絶縁して光により２次側へ伝える働きをする。抵抗
７はフォトカプラ２次側のコレクタに電流を供給するも
ので、フォトカプラ５の入力信号がない時は２次側のコ
レクタの電位は高となっており、入力信号が加えられる
とコレクタ電位は低となる。ラッチ回路８はクロック発
振回路１１から出力されるクロック信号のパルスの立上
がり時にフォトカプラ５の出力信号レベルをラッチし、
次のクロックが来るまで保持して出力する回路である。

クロック発振器１１は第２図に示すようにパルス幅ＴＶ
のパルスをクロック信号の周期Ｔで発振させる発振器で
ある。ドライバ１０はフォトリレー６を駆動するもので
入力信号によりフォトリレー６の入力回路の開閉制御を
行なうものである。フォトリレー６は１次側に発光素子
を内蔵し、２次側に光に応答して２次側回路の電流を制
御できる半導体素子を内蔵したもので、フォトカプラ５
と似ているが、２次側の通電電流が大きいことと耐電圧
が高いことがフォトカプラと異なる。抵抗器９はフォト
リレー６の入力に流れる電流を制限するための抵抗器で
ある。

以上のような接点入力回路において、出力接点２が開の
ときはフォトカプラ５の１次側には電流工、は流れず２
次側の電流工２も流れずラッチ回路８の入力レベルは高
となり出力も高となる。

次に、出力接点２が閉のときに、フォトリレ−６ヘクロ
ツタ発振器１１からの入力信号が入力されている時、フ
ォトカプラ５の１次側に予め定めた電流Ｉ工が流れる。

するとフォトカプラ５の２次側のトランジスタがＯＮと
なり電流工２が流れラッチ回路８の入力信号レベルは低
となる。この時同時にクロック信号がラッチ回路８に入
力され、クロックが再び下がる時にラッチ回路の入力信
号レベル低がラッチ回路８の内部に保持され出力信号は
低となる。クロックレベルが下がるとフォトリレー６の
出力回路はＯＦＦとなりＩ工はＯとなり、Ｉ２もＯとな
る。　そして次のクロックがフォトリレー６に入力され
ると再びＩ２が流れ上記の動作を繰り返す。そして出力
接点２が再度間となると次のクロックがフォトリレー６
に入力されたときＩ２．Ｉ２はＯとなり、ラッチ回路８
の入力信号レベルは高くなるのでクロックの立下り時に
高レベルがラッチされラッチ回路８の出力は高くなる。

第２図は以上述べた各部の信号の時間に対する推移のも
ようを波形図で表わしたものである。

この第２図から分かるように、出力接点２が閉のときフ
ォトカプラ５の１次側は電流Ｉよが断続的にしか流れな
いが、出力信号１２は連続した出力が得られる。

ここで、抵抗器４の発熱量を考えると抵抗器４の発熱も
連続的でなく断続的になるので、長時間にわたる平均の
発熱量は電流工、を連続通電した時に比べＴ！７／Ｔと
なる。Ｔは周期、Ｔｖはパルス幅である。

例としてＴｗ＝２．５ｍｓ、　Ｔ＝２０ｍｓとすると、
Ｔｗ／Ｔは１／８の発熱量となる。

これより、従来の回路と比較すると大幅に発熱量を抑え
ることができることが分かる。

すなわち、　クロックのＴＶとＴの比を大きくとること
で抵抗器４の発熱量を小さくすることができる。但しＴ
Ｖはフォトカプラ５．フォトリレー６の動作時間より長
くする必要があり、Ｔは第２図から分かるように出力接
点２に対するラッチ回路８の出力信号１２の動作時間遅
れが最大Ｔとなることから適用する制御装置が必要とさ
れる応答時間以内となるようにする必要がある。

前述のようにＴｗ＝２．５ｍｓ、　Ｔ　＝２０ｍｓとし
た場合発熱量は連続して流れた時の１／８となるので抵
抗器４は熱容量が１／８のものでよくなる。従って放熱
面積の少ない小型の抵抗器（従来の約１７２サイズ）が
使えるようになり、基板上での実装密度を高くすること
ができる。

第３図は本発明の他の実施例の回路構成図である。

図に示すように、本実施例は外部電源として交流電源Ｉ
Ａを用いているので、この交流を整流器１５を通して直
流化して、フォトカプラ５とフォトリレー６に通電する
とともに脈流電圧を平滑するために整流器１５の直流出
力端に並列にコンデンサ１６を接続し、さらに、フォト
カプラ５に流れる電流を抵抗器４Ｄで制限するようにし
た回路構成が第１図の実施例と相違するのみで、その外
の回路構成は第１図の実施例と同じである。

第４図は本発明のさらに他の実施例の回路構成図である
。本実施例は多数の接点入力回路を基板に実装した場合
の回路構成である。

すなわち、第４図は８入力回路の例でフォトカプラの１
次側のみ示している。

出力接点２−１〜２−８．抵抗器４−１〜４−８、フォ
トカプラ５−１〜５−８はフォトリレー６の出力端子の
ところで共通に接続されており、フォトリレー６による
フォトカプラ５の１次側回路の開閉は８つの入力に対し
て１個のフォトリレーで共用することができる。そうす
ると、実装面で従来回路と比較すると１個のフォトリレ
ーの追加に対して８個の小型抵抗器の組合せとなり全体
的にはこれらの接点入力回路の占有する実装面積は従来
より小さくなる６共用する回路数は１回路当りフォトカ
プラ５に流れる電流の回路数倍がフォトリレーの許容出
力電流値を越えない範囲で増加することができる。

既に述べたように本発明により抵抗器４の発熱量が大幅
に減少するということは電流を供給する電源の消費電力
が減少することであり、省エネとなることは明らかであ
るが、それに加えて次の効果を得ることができる。いま
、本発明の接点入力回路をもったプリント基板が複数枚
あり、それぞれに同じクロック信号を与えたとすると外
部電源からプリント基板へ流れる電流は、各入力回路に
流れている電流の和となる。第５図はこの様子を示すも
のである。プリント基板がカード１（Ｃ１）からカード
８　（Ｃ８）まであるとすると、電源の出力電流は断続
的な波形となる。ここで第６図に示すように各プリント
基板のクロック信号をパルス幅の時間でシフトしてやる
とフォトリレーがＯＮとなる時間が各基板それぞれ異な
るので、電源の出力電流は第６図に示すように時間的に
分散されたものとなり、電流値は低く抑えられたものと
なる。このことは電源の最大電流値が小さいことであり
、電源装置の小型化、設備コストの低減の効果をもたら
す。具体例としてはクロックの周期２０ｍ５．パルス幅
２．５＋ｍｓの場合電源容量は従来に比べ１７８ですむ
ことになる。その他の効果として入力回路の電流をクロ
ックにより断続的に流すことによりフォトカプラ５自身
に通電される時間が短かくなり、連続通電によるフォト
カプラの変換効率の低下を遅くする効果もある。

〔発明の効果〕

以上述べたように、本発明はフォトリレーを用いてタロ
ツクにより１次側電流をある一定時間のみに流れるよう
制御し、フォトカプラ２次側に現われるパルス信号をラ
ッチ回路でもとの連続した信号に変えるもので、クロッ
ク信号の周期とパルス幅の比を適用上問題とならない範
囲でできる限り大きく設定することにより入力回路の分
圧抵抗の発熱量を著しるしく減少させることができる。

それにより空冷ファン等の装置内の放熱対策が不要とな
り、プラント基板上では小型抵抗器が使用できるので高
密度の実装が可能となる。またフォトカプラの１ｉｌｉ
電が連続でなくなるので長時間通電によるフォトカプラ
の変換効率の低下を防止でき入力回路部の信頼性が向上
する。さらに、システムとしては外部電源の消費電力が
小さくなるだけではなく、クロック信号を複数の入力基
板に対して位相をずらして供給することにより、電源装
置の容量も小さくすることができる。

【図面の簡単な説明】

第１図は本発明の一実施例の回路構成図、第２図は第１
図の各部の波形図、第３図は本発明の他の実施例の回路
構成図、第４図は本発明のさらに他の実施例の回路構成
図、第５図は第４図の複数基板のクロック信号と外部型
風の出力電流の関係を表わす図、第６図は第４図の各基
板のクロック信号と外部電源の出力電流の関係を表わす
図、第７図は従来の接点入力回路図である。

Claims (1)

【特許請求の範囲】
1. （１）プラントのプロセス信号を接点信号としてプロセ
   ス接点に入力し、このプロセス接点の接点信号を絶縁信
   号伝達素子を介してプロセス制御装置へ出力するように
   した接点入力回路において、前記絶縁信号伝達素子と前
   記プロセス接点と抵抗器と外部電源を直列接続した１次
   回路と、前記１次回路と絶縁されかつ開閉制御を行なう
   絶縁スイッチ素子と、前記絶縁スイッチ素子を駆動する
   ドライバーと、前記ドライバーへ一定幅のパルスを周期
   的に出力するクロック発振器と、前記絶縁信号伝達素子
   の２次側信号を前記クロック発振器の出力信号に同期し
   てラッチするラッチ回路とから構成されたことを特徴と
   する接点入力回路。