JPH0118531B2 - - Google Patents
Info
- Publication number
- JPH0118531B2 JPH0118531B2 JP3714881A JP3714881A JPH0118531B2 JP H0118531 B2 JPH0118531 B2 JP H0118531B2 JP 3714881 A JP3714881 A JP 3714881A JP 3714881 A JP3714881 A JP 3714881A JP H0118531 B2 JPH0118531 B2 JP H0118531B2
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- circuit
- flip
- relay
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005284 excitation Effects 0.000 claims description 3
- 239000013256 coordination polymer Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 230000005347 demagnetization Effects 0.000 description 1
- 230000005279 excitation period Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Relay Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、いわゆる2巻線形ランチングリレー
によつて負荷を制御するようにした出力回路に関
する。
によつて負荷を制御するようにした出力回路に関
する。
リレーコイルの励磁期間中にのみリレースイツ
チが予め定めたスイツチング態様となるリレーの
前記リレースイツチを前記予め定めたスイツチン
グ態様に保つためには、リレーコイルに常に励磁
電流を流す必要がある。リレーが大形化すると、
このリレーコイルのための励磁電流が大きくな
り、消費電力が大きくなる。そうなると大容量の
電源回路を必要とし、また発熱量が増加する。
チが予め定めたスイツチング態様となるリレーの
前記リレースイツチを前記予め定めたスイツチン
グ態様に保つためには、リレーコイルに常に励磁
電流を流す必要がある。リレーが大形化すると、
このリレーコイルのための励磁電流が大きくな
り、消費電力が大きくなる。そうなると大容量の
電源回路を必要とし、また発熱量が増加する。
本発明の目的は、消費電力の少ない小形化され
た出力回路を提供することである。
た出力回路を提供することである。
第1図は、本発明の一実施例の電気回路図であ
る。この実施例では、操作回路1を手許で操作す
ることによつて、照明灯などの負荷2を遠隔制御
することができる。操作回路1の操作によつて発
光素子3は受光素子4に光を発射し、検出回路5
は受光素子4によつて受光された光を検出してラ
イン6をローレベルとする。ライン6は、トラン
ジスタ7のベースに接続されており、このトラン
ジスタ7には抵抗8が直列に接続される。トラン
ジスタ7と抵抗8との接続点9の信号は、増幅回
路10によつて増幅され、微分形のコンデンサ2
8と抵抗29とから成る時定数回路30を介し
て、増幅回路31に与えられる。時定数回路30
の出力が増幅回路31の弁別レベルを越えている
期間中、増幅回路31はハイレベルの信号をフリ
ツプフロツプ11のクロツク入力端子CPで与え
る。フリツプフロツプ11は、クロツク入力端子
CPにパルスが与えられるたび毎に、データ入力
端子Dに与えられた信号をセツト出力端子Qに導
出する。リセツト出力端子からは、セツト出力
端子Qからの出力の反転された信号が導出され
る。リセツト出力端子は、データ入力端子Dに
接続される。こうしてフリツプフロツプ11のク
ロツク入力端子CPにパルスが与えられるたび毎
に、セツト出力端子Qおよびリセツト出力端子
の出力はハイレベルとローレベルに交互に切換わ
る。2巻線形ラツチングリレー12のリレーコイ
ル13,14は、サイリスタ15,16にそれぞ
れ直列に接続される。これらのリレーコイル13
およびサイリスタ15との直列回路、ならびにリ
レーコイル14およびサイリスタ16の直列回路
には、商用交流電源17から全波整流回路18に
よつて整流された一方極性のパルスが与えられ
る。商用交流電源17には、負荷2がリレーコイ
ル19を介して接続される。ランチングリレー1
2のリレーコイル13が一旦励磁されると、消磁
後においてもリレーコイル19は導通したままに
保たれる。リレーコイル14が一旦励磁される
と、その後消磁されても、リレースイツチ19は
遮断したままの状態に保たれる。
る。この実施例では、操作回路1を手許で操作す
ることによつて、照明灯などの負荷2を遠隔制御
することができる。操作回路1の操作によつて発
光素子3は受光素子4に光を発射し、検出回路5
は受光素子4によつて受光された光を検出してラ
イン6をローレベルとする。ライン6は、トラン
ジスタ7のベースに接続されており、このトラン
ジスタ7には抵抗8が直列に接続される。トラン
ジスタ7と抵抗8との接続点9の信号は、増幅回
路10によつて増幅され、微分形のコンデンサ2
8と抵抗29とから成る時定数回路30を介し
て、増幅回路31に与えられる。時定数回路30
の出力が増幅回路31の弁別レベルを越えている
期間中、増幅回路31はハイレベルの信号をフリ
ツプフロツプ11のクロツク入力端子CPで与え
る。フリツプフロツプ11は、クロツク入力端子
CPにパルスが与えられるたび毎に、データ入力
端子Dに与えられた信号をセツト出力端子Qに導
出する。リセツト出力端子からは、セツト出力
端子Qからの出力の反転された信号が導出され
る。リセツト出力端子は、データ入力端子Dに
接続される。こうしてフリツプフロツプ11のク
ロツク入力端子CPにパルスが与えられるたび毎
に、セツト出力端子Qおよびリセツト出力端子
の出力はハイレベルとローレベルに交互に切換わ
る。2巻線形ラツチングリレー12のリレーコイ
ル13,14は、サイリスタ15,16にそれぞ
れ直列に接続される。これらのリレーコイル13
およびサイリスタ15との直列回路、ならびにリ
レーコイル14およびサイリスタ16の直列回路
には、商用交流電源17から全波整流回路18に
よつて整流された一方極性のパルスが与えられ
る。商用交流電源17には、負荷2がリレーコイ
ル19を介して接続される。ランチングリレー1
2のリレーコイル13が一旦励磁されると、消磁
後においてもリレーコイル19は導通したままに
保たれる。リレーコイル14が一旦励磁される
と、その後消磁されても、リレースイツチ19は
遮断したままの状態に保たれる。
フリツプフロツプ11のセツト出力端子Qから
の出力は、抵抗32を介してサイリスタ15のゲ
ートに与えられる。サイリスタ15には、抵抗2
2とノイズ吸収のためのコンデンサ23とが接続
される。フリツプフロツプ11のリセツト出力端
子からの出力は、抵抗33からサイリスタ16
のゲートに与えられる。サイリスタ16のゲート
には、抵抗26とノイズ吸収のためのコンデンサ
27とが接続される。
の出力は、抵抗32を介してサイリスタ15のゲ
ートに与えられる。サイリスタ15には、抵抗2
2とノイズ吸収のためのコンデンサ23とが接続
される。フリツプフロツプ11のリセツト出力端
子からの出力は、抵抗33からサイリスタ16
のゲートに与えられる。サイリスタ16のゲート
には、抵抗26とノイズ吸収のためのコンデンサ
27とが接続される。
抵抗32とサイリスタ15のゲートとの接続点
34は、ダイオード35のアノードに接続され
る。このダイオード35のカソードは、フリツプ
フロツプ11のクロツク入力端子CPに接続され
る。抵抗33とサイリスタ16のゲートとの接続
点36は、ダイオード37のアノードに接続され
る。ダイオード37のカソードは、フリツプフロ
ツプ11のクロツク入力端子CPに接続される。
ダイオード35,37は、増幅回路31からの出
力がフリツプフロツプ11の能動化レベルすなわ
ちフリツプフロツプ11の安定状態が変わるハイ
レベルであるときに遮断しており、不能動化レベ
ルすなわちフリツプフロツプ11の安定状態が変
わらないローレベルであるときに導通して接続点
34,36をローレベルに強制する。
34は、ダイオード35のアノードに接続され
る。このダイオード35のカソードは、フリツプ
フロツプ11のクロツク入力端子CPに接続され
る。抵抗33とサイリスタ16のゲートとの接続
点36は、ダイオード37のアノードに接続され
る。ダイオード37のカソードは、フリツプフロ
ツプ11のクロツク入力端子CPに接続される。
ダイオード35,37は、増幅回路31からの出
力がフリツプフロツプ11の能動化レベルすなわ
ちフリツプフロツプ11の安定状態が変わるハイ
レベルであるときに遮断しており、不能動化レベ
ルすなわちフリツプフロツプ11の安定状態が変
わらないローレベルであるときに導通して接続点
34,36をローレベルに強制する。
フリツプフロツプ11のセツト出力端子Qがロ
ーレベルであり、リセツト出力端子がハイレベ
ルであり、したがつてリレースイツチ19が遮断
している場合を想定する。操作回路1を操作して
発光素子3から受光素子4に光を発射すると、検
出回路5は受光素子4が光を受信し受光している
期間のみライン6をローレベルとする。そのため
トランジスタ7が導通して接続点9は第2図1の
ようにハイレベルとなる。時定数回路30からの
出力は増幅回路31においてレベル弁別されて増
幅され、これによつて増幅回路31からは第2図
2で示す波形が導出される。フリツプフロツプ1
1のセツト出力端子Qおよびリセツト出力端子
は、第2図3および第2図4にそれぞれ示される
ように増幅回路31からの出力に応答してハイレ
ベルとローレベルと交互に切換わる。増幅回路3
1の出力がハイレベルであるとき、ダイオード3
5,37は遮断し、増幅回路31の出力がローレ
ベルであるときダイオード35,37は導通する
ので、接続点34,36は第2図5および第2図
6のようにそれぞれ変化する。すなわちセツト出
力端子Qがハイレベルにあるときは、増幅回路3
1からの出力がハイレベルにある期間だけ接続点
34がハイレベルに保たれ、増幅回路31の出力
がローレベルになるとダイオード35の働きによ
つて接続点34はローレベルに強制されてサイリ
スタ15は消弧されたままになる。またリセツト
出力端子がハイレベルにあるときには、増幅回
路31の出力がハイレベルである期間だけ接続点
36がハイレベルに保たれ、接続点31がローレ
ベルになるとダイオード37の働きによつて接続
点36はローレベルとなつてサイリスタ16は遮
断されたままに保たれる。このようにしてリレー
スイツチ19は第2図7のように導通と遮断を繰
り返す。フリツプフロツプ11のクロツク入力端
子CPがローレベルであるときには、サイリスタ
15,16のゲートは消弧されるローレベルに保
たれるので、それらのサイリスタ15,16がノ
イズなどによつて誤動作することが可及的に防が
れる。
ーレベルであり、リセツト出力端子がハイレベ
ルであり、したがつてリレースイツチ19が遮断
している場合を想定する。操作回路1を操作して
発光素子3から受光素子4に光を発射すると、検
出回路5は受光素子4が光を受信し受光している
期間のみライン6をローレベルとする。そのため
トランジスタ7が導通して接続点9は第2図1の
ようにハイレベルとなる。時定数回路30からの
出力は増幅回路31においてレベル弁別されて増
幅され、これによつて増幅回路31からは第2図
2で示す波形が導出される。フリツプフロツプ1
1のセツト出力端子Qおよびリセツト出力端子
は、第2図3および第2図4にそれぞれ示される
ように増幅回路31からの出力に応答してハイレ
ベルとローレベルと交互に切換わる。増幅回路3
1の出力がハイレベルであるとき、ダイオード3
5,37は遮断し、増幅回路31の出力がローレ
ベルであるときダイオード35,37は導通する
ので、接続点34,36は第2図5および第2図
6のようにそれぞれ変化する。すなわちセツト出
力端子Qがハイレベルにあるときは、増幅回路3
1からの出力がハイレベルにある期間だけ接続点
34がハイレベルに保たれ、増幅回路31の出力
がローレベルになるとダイオード35の働きによ
つて接続点34はローレベルに強制されてサイリ
スタ15は消弧されたままになる。またリセツト
出力端子がハイレベルにあるときには、増幅回
路31の出力がハイレベルである期間だけ接続点
36がハイレベルに保たれ、接続点31がローレ
ベルになるとダイオード37の働きによつて接続
点36はローレベルとなつてサイリスタ16は遮
断されたままに保たれる。このようにしてリレー
スイツチ19は第2図7のように導通と遮断を繰
り返す。フリツプフロツプ11のクロツク入力端
子CPがローレベルであるときには、サイリスタ
15,16のゲートは消弧されるローレベルに保
たれるので、それらのサイリスタ15,16がノ
イズなどによつて誤動作することが可及的に防が
れる。
サイリスタ13,14は、増幅回路31からの
出力がハイレベルである期間だけ導通し、ラツチ
ングリレー12のスイツチング態様が変化し、そ
の後は遮断したままとなる。そのため電力消費が
小さくてすむ。
出力がハイレベルである期間だけ導通し、ラツチ
ングリレー12のスイツチング態様が変化し、そ
の後は遮断したままとなる。そのため電力消費が
小さくてすむ。
第3図は、本発明の他の実施例の電気回路図で
ある。この実施例は前述の実施例に類似し、対応
する部分には同一の参照符を付す。注目すべき
は、フリツプフロツプ11のセツト出力端子Qお
よびリセツト出力端子は、ANDゲート38,
39から抵抗32,33を経てサイリスタ15,
16のゲートに与えられる。これらのANDゲー
ト38,39には、増幅回路31からの出力が共
通に与えられる。
ある。この実施例は前述の実施例に類似し、対応
する部分には同一の参照符を付す。注目すべき
は、フリツプフロツプ11のセツト出力端子Qお
よびリセツト出力端子は、ANDゲート38,
39から抵抗32,33を経てサイリスタ15,
16のゲートに与えられる。これらのANDゲー
ト38,39には、増幅回路31からの出力が共
通に与えられる。
操作回路1が操作されて接続点9が第4図1の
ように変化すると、増幅回路31からは第4図2
で示す波形を有する信号が導出される。フリツプ
フロツプ11のセツト出力端子Qおよびリセツト
出力端子は、第4図3および第4図4にそれぞ
れ示す信号が導出される。したがつてANDゲー
ト38,39は、第4図5および第4図6にそれ
ぞれ示される波形を有する出力を、抵抗32,3
3を介してサイリスタ15,16のゲートに与え
る。各ANDゲート38,39は、セツト出力端
子Qおよびリセツト出力端子がハイレベルであ
つてかつ増幅回路31の出力がハイレベルである
期間だけそれぞれハイレベルとなる。リレースイ
ツチ19は、第4図7に示されるようにフリツプ
フロツプ11の安定状態に対応して導通・遮断を
増幅回路31からの出力に応答して繰り返す。
ように変化すると、増幅回路31からは第4図2
で示す波形を有する信号が導出される。フリツプ
フロツプ11のセツト出力端子Qおよびリセツト
出力端子は、第4図3および第4図4にそれぞ
れ示す信号が導出される。したがつてANDゲー
ト38,39は、第4図5および第4図6にそれ
ぞれ示される波形を有する出力を、抵抗32,3
3を介してサイリスタ15,16のゲートに与え
る。各ANDゲート38,39は、セツト出力端
子Qおよびリセツト出力端子がハイレベルであ
つてかつ増幅回路31の出力がハイレベルである
期間だけそれぞれハイレベルとなる。リレースイ
ツチ19は、第4図7に示されるようにフリツプ
フロツプ11の安定状態に対応して導通・遮断を
増幅回路31からの出力に応答して繰り返す。
本発明の他の実施例として、全波整流回路18
に代えて半波整流回路が用いられてもよく、また
サイリスタ15,16の順方向となる電力を供給
するその他のパルス発生源が用いられてもよい。
に代えて半波整流回路が用いられてもよく、また
サイリスタ15,16の順方向となる電力を供給
するその他のパルス発生源が用いられてもよい。
図示のフリツプフロツプ11に代えて、セツト
入力端子とリセツト入力端子とを有するいわゆる
R−Sフリツプフロツプが用いられてもよく、こ
の場合にはセツト入力端子およびリセツト入力端
子に与えられる入力信号を単一のORゲートに与
え、そのORゲートの出力を第3図のANDゲート
38,39の一方の各入力にそれぞれ与えるよう
にすればよい。
入力端子とリセツト入力端子とを有するいわゆる
R−Sフリツプフロツプが用いられてもよく、こ
の場合にはセツト入力端子およびリセツト入力端
子に与えられる入力信号を単一のORゲートに与
え、そのORゲートの出力を第3図のANDゲート
38,39の一方の各入力にそれぞれ与えるよう
にすればよい。
以上のように本発明によれば、サイリスタのゲ
ートが点弧するレベルにあるときパルス発生源か
らのパルスが発圧されている期間だけ導通し、そ
の期間だけリレーコイルが励磁される。ラツチン
グリレーは、励磁されたリレーコイルに対応する
スイツチング態様をそのリレーコイルの消磁後に
おいても保持する。したがつて電力消費量の極め
て少ない出力回路が実現される。しかも、フリツ
プフロツプへの入力信号が不能動化レベルにある
期間中、各サイリスタのゲートはサイリスタが消
弧するレベルに強制されるので、サイリスタがノ
イズなどによつて誤動作することが防がれる。
ートが点弧するレベルにあるときパルス発生源か
らのパルスが発圧されている期間だけ導通し、そ
の期間だけリレーコイルが励磁される。ラツチン
グリレーは、励磁されたリレーコイルに対応する
スイツチング態様をそのリレーコイルの消磁後に
おいても保持する。したがつて電力消費量の極め
て少ない出力回路が実現される。しかも、フリツ
プフロツプへの入力信号が不能動化レベルにある
期間中、各サイリスタのゲートはサイリスタが消
弧するレベルに強制されるので、サイリスタがノ
イズなどによつて誤動作することが防がれる。
第1図は本発明の一実施例の電気回路図、第2
図はその動作を説明するための波形図、第3図は
本発明の他の実施例の電気回路図、第4図はその
動作を説明するための波形図である。 2……負荷、11……フリツプフロツプ、12
……ラツチングリレー、13,14……リレーコ
イル、15,16……サイリスタ、17……商用
交流電源、18……全波整流回路、30……時定
数回路、35,37……ダイオード、38,39
……ANDゲート。
図はその動作を説明するための波形図、第3図は
本発明の他の実施例の電気回路図、第4図はその
動作を説明するための波形図である。 2……負荷、11……フリツプフロツプ、12
……ラツチングリレー、13,14……リレーコ
イル、15,16……サイリスタ、17……商用
交流電源、18……全波整流回路、30……時定
数回路、35,37……ダイオード、38,39
……ANDゲート。
Claims (1)
- 1 一対のリレーコイルを有しかつそれらのリレ
ーコイルの励磁に対応したリレースイツチのスイ
ツチング態様を自己保持するラツチングリレーの
前記各リレーコイルにサイリスタを直列にそれぞ
れ接続し、リレーコイルとサイリスタとの各直列
回路にはサイリスタの順方向となるパルスを供給
するパルス発生源を接続し、入力信号に応答する
フリツプフロツプの各出力をサイリスタのゲート
にそれぞれ与え、入力信号が前記フリツプフロツ
プの不能動化レベルにある期間中各サイリスタの
ゲートをサイリスタが消弧するレベルに強制する
回路を設けたことを特徴とする出力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3714881A JPS57151129A (en) | 1981-03-13 | 1981-03-13 | Output circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3714881A JPS57151129A (en) | 1981-03-13 | 1981-03-13 | Output circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57151129A JPS57151129A (en) | 1982-09-18 |
JPH0118531B2 true JPH0118531B2 (ja) | 1989-04-06 |
Family
ID=12489521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3714881A Granted JPS57151129A (en) | 1981-03-13 | 1981-03-13 | Output circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS57151129A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60153461U (ja) * | 1984-03-24 | 1985-10-12 | 松下電工株式会社 | 電子スイツチ |
-
1981
- 1981-03-13 JP JP3714881A patent/JPS57151129A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS57151129A (en) | 1982-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4156273A (en) | Protection of a switching regulator | |
US4745311A (en) | Solid-state relay | |
US3964040A (en) | Circuit for detecting burned-out lamp for a buoy lamp changer | |
JPS5953787B2 (ja) | スイツチング方式安定化電源回路 | |
JPS6145896B2 (ja) | ||
US6462972B2 (en) | Power source apparatus for providing a power source in a standby mode and a pulse generating apparatus | |
JPH0118531B2 (ja) | ||
US4716513A (en) | Base drive circuit in a transistor inverter | |
JPH0530729A (ja) | 整流回路の切換え回路 | |
JPS6367299B2 (ja) | ||
JPS6367300B2 (ja) | ||
JPH0629804A (ja) | ゼロクロス・スイッチングリレー | |
JPS59136028A (ja) | 直流安定化電源の保護装置 | |
JPH0317264Y2 (ja) | ||
JPH06106020B2 (ja) | スイッチングレギユレータ | |
JPH011474A (ja) | 定電流スイッチング電源装置 | |
KR910001074Y1 (ko) | 전압검출에 의한 전류증폭겸 펄스제어방식 스위칭 전원장치 | |
JPS5811039Y2 (ja) | 非常用照明装置 | |
JPH0124029B2 (ja) | ||
SU1403042A1 (ru) | Стабилизированный преобразователь посто нного напр жени в посто нное с защитой от перегрузок | |
JPS6115596Y2 (ja) | ||
JPS6342621Y2 (ja) | ||
SU809426A1 (ru) | Устройство дл включени иСпОлНиТЕльНОгО РЕлЕ | |
JPS622841Y2 (ja) | ||
JPH06121536A (ja) | スイッチングレギュレータ |