JPH0118531B2 - - Google Patents
Info
- Publication number
- JPH0118531B2 JPH0118531B2 JP3714881A JP3714881A JPH0118531B2 JP H0118531 B2 JPH0118531 B2 JP H0118531B2 JP 3714881 A JP3714881 A JP 3714881A JP 3714881 A JP3714881 A JP 3714881A JP H0118531 B2 JPH0118531 B2 JP H0118531B2
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- circuit
- flip
- relay
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005284 excitation Effects 0.000 claims description 3
- 239000013256 coordination polymer Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 230000005347 demagnetization Effects 0.000 description 1
- 230000005279 excitation period Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Relay Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、いわゆる２巻線形ランチングリレー
によつて負荷を制御するようにした出力回路に関
する。
によつて負荷を制御するようにした出力回路に関
する。
リレーコイルの励磁期間中にのみリレースイツ
チが予め定めたスイツチング態様となるリレーの
前記リレースイツチを前記予め定めたスイツチン
グ態様に保つためには、リレーコイルに常に励磁
電流を流す必要がある。リレーが大形化すると、
このリレーコイルのための励磁電流が大きくな
り、消費電力が大きくなる。そうなると大容量の
電源回路を必要とし、また発熱量が増加する。
チが予め定めたスイツチング態様となるリレーの
前記リレースイツチを前記予め定めたスイツチン
グ態様に保つためには、リレーコイルに常に励磁
電流を流す必要がある。リレーが大形化すると、
このリレーコイルのための励磁電流が大きくな
り、消費電力が大きくなる。そうなると大容量の
電源回路を必要とし、また発熱量が増加する。
本発明の目的は、消費電力の少ない小形化され
た出力回路を提供することである。
た出力回路を提供することである。
第１図は、本発明の一実施例の電気回路図であ
る。この実施例では、操作回路１を手許で操作す
ることによつて、照明灯などの負荷２を遠隔制御
することができる。操作回路１の操作によつて発
光素子３は受光素子４に光を発射し、検出回路５
は受光素子４によつて受光された光を検出してラ
イン６をローレベルとする。ライン６は、トラン
ジスタ７のベースに接続されており、このトラン
ジスタ７には抵抗８が直列に接続される。トラン
ジスタ７と抵抗８との接続点９の信号は、増幅回
路１０によつて増幅され、微分形のコンデンサ２
８と抵抗２９とから成る時定数回路３０を介し
て、増幅回路３１に与えられる。時定数回路３０
の出力が増幅回路３１の弁別レベルを越えている
期間中、増幅回路３１はハイレベルの信号をフリ
ツプフロツプ１１のクロツク入力端子CPで与え
る。フリツプフロツプ１１は、クロツク入力端子
CPにパルスが与えられるたび毎に、データ入力
端子Ｄに与えられた信号をセツト出力端子Ｑに導
出する。リセツト出力端子からは、セツト出力
端子Ｑからの出力の反転された信号が導出され
る。リセツト出力端子は、データ入力端子Ｄに
接続される。こうしてフリツプフロツプ１１のク
ロツク入力端子CPにパルスが与えられるたび毎
に、セツト出力端子Ｑおよびリセツト出力端子
の出力はハイレベルとローレベルに交互に切換わ
る。２巻線形ラツチングリレー１２のリレーコイ
ル１３，１４は、サイリスタ１５，１６にそれぞ
れ直列に接続される。これらのリレーコイル１３
およびサイリスタ１５との直列回路、ならびにリ
レーコイル１４およびサイリスタ１６の直列回路
には、商用交流電源１７から全波整流回路１８に
よつて整流された一方極性のパルスが与えられ
る。商用交流電源１７には、負荷２がリレーコイ
ル１９を介して接続される。ランチングリレー１
２のリレーコイル１３が一旦励磁されると、消磁
後においてもリレーコイル１９は導通したままに
保たれる。リレーコイル１４が一旦励磁される
と、その後消磁されても、リレースイツチ１９は
遮断したままの状態に保たれる。
る。この実施例では、操作回路１を手許で操作す
ることによつて、照明灯などの負荷２を遠隔制御
することができる。操作回路１の操作によつて発
光素子３は受光素子４に光を発射し、検出回路５
は受光素子４によつて受光された光を検出してラ
イン６をローレベルとする。ライン６は、トラン
ジスタ７のベースに接続されており、このトラン
ジスタ７には抵抗８が直列に接続される。トラン
ジスタ７と抵抗８との接続点９の信号は、増幅回
路１０によつて増幅され、微分形のコンデンサ２
８と抵抗２９とから成る時定数回路３０を介し
て、増幅回路３１に与えられる。時定数回路３０
の出力が増幅回路３１の弁別レベルを越えている
期間中、増幅回路３１はハイレベルの信号をフリ
ツプフロツプ１１のクロツク入力端子CPで与え
る。フリツプフロツプ１１は、クロツク入力端子
CPにパルスが与えられるたび毎に、データ入力
端子Ｄに与えられた信号をセツト出力端子Ｑに導
出する。リセツト出力端子からは、セツト出力
端子Ｑからの出力の反転された信号が導出され
る。リセツト出力端子は、データ入力端子Ｄに
接続される。こうしてフリツプフロツプ１１のク
ロツク入力端子CPにパルスが与えられるたび毎
に、セツト出力端子Ｑおよびリセツト出力端子
の出力はハイレベルとローレベルに交互に切換わ
る。２巻線形ラツチングリレー１２のリレーコイ
ル１３，１４は、サイリスタ１５，１６にそれぞ
れ直列に接続される。これらのリレーコイル１３
およびサイリスタ１５との直列回路、ならびにリ
レーコイル１４およびサイリスタ１６の直列回路
には、商用交流電源１７から全波整流回路１８に
よつて整流された一方極性のパルスが与えられ
る。商用交流電源１７には、負荷２がリレーコイ
ル１９を介して接続される。ランチングリレー１
２のリレーコイル１３が一旦励磁されると、消磁
後においてもリレーコイル１９は導通したままに
保たれる。リレーコイル１４が一旦励磁される
と、その後消磁されても、リレースイツチ１９は
遮断したままの状態に保たれる。
フリツプフロツプ１１のセツト出力端子Ｑから
の出力は、抵抗３２を介してサイリスタ１５のゲ
ートに与えられる。サイリスタ１５には、抵抗２
２とノイズ吸収のためのコンデンサ２３とが接続
される。フリツプフロツプ１１のリセツト出力端
子からの出力は、抵抗３３からサイリスタ１６
のゲートに与えられる。サイリスタ１６のゲート
には、抵抗２６とノイズ吸収のためのコンデンサ
２７とが接続される。
の出力は、抵抗３２を介してサイリスタ１５のゲ
ートに与えられる。サイリスタ１５には、抵抗２
２とノイズ吸収のためのコンデンサ２３とが接続
される。フリツプフロツプ１１のリセツト出力端
子からの出力は、抵抗３３からサイリスタ１６
のゲートに与えられる。サイリスタ１６のゲート
には、抵抗２６とノイズ吸収のためのコンデンサ
２７とが接続される。
抵抗３２とサイリスタ１５のゲートとの接続点
３４は、ダイオード３５のアノードに接続され
る。このダイオード３５のカソードは、フリツプ
フロツプ１１のクロツク入力端子CPに接続され
る。抵抗３３とサイリスタ１６のゲートとの接続
点３６は、ダイオード３７のアノードに接続され
る。ダイオード３７のカソードは、フリツプフロ
ツプ１１のクロツク入力端子CPに接続される。
ダイオード３５，３７は、増幅回路３１からの出
力がフリツプフロツプ１１の能動化レベルすなわ
ちフリツプフロツプ１１の安定状態が変わるハイ
レベルであるときに遮断しており、不能動化レベ
ルすなわちフリツプフロツプ１１の安定状態が変
わらないローレベルであるときに導通して接続点
３４，３６をローレベルに強制する。
３４は、ダイオード３５のアノードに接続され
る。このダイオード３５のカソードは、フリツプ
フロツプ１１のクロツク入力端子CPに接続され
る。抵抗３３とサイリスタ１６のゲートとの接続
点３６は、ダイオード３７のアノードに接続され
る。ダイオード３７のカソードは、フリツプフロ
ツプ１１のクロツク入力端子CPに接続される。
ダイオード３５，３７は、増幅回路３１からの出
力がフリツプフロツプ１１の能動化レベルすなわ
ちフリツプフロツプ１１の安定状態が変わるハイ
レベルであるときに遮断しており、不能動化レベ
ルすなわちフリツプフロツプ１１の安定状態が変
わらないローレベルであるときに導通して接続点
３４，３６をローレベルに強制する。
フリツプフロツプ１１のセツト出力端子Ｑがロ
ーレベルであり、リセツト出力端子がハイレベ
ルであり、したがつてリレースイツチ１９が遮断
している場合を想定する。操作回路１を操作して
発光素子３から受光素子４に光を発射すると、検
出回路５は受光素子４が光を受信し受光している
期間のみライン６をローレベルとする。そのため
トランジスタ７が導通して接続点９は第２図１の
ようにハイレベルとなる。時定数回路３０からの
出力は増幅回路３１においてレベル弁別されて増
幅され、これによつて増幅回路３１からは第２図
２で示す波形が導出される。フリツプフロツプ１
１のセツト出力端子Ｑおよびリセツト出力端子
は、第２図３および第２図４にそれぞれ示される
ように増幅回路３１からの出力に応答してハイレ
ベルとローレベルと交互に切換わる。増幅回路３
１の出力がハイレベルであるとき、ダイオード３
５，３７は遮断し、増幅回路３１の出力がローレ
ベルであるときダイオード３５，３７は導通する
ので、接続点３４，３６は第２図５および第２図
６のようにそれぞれ変化する。すなわちセツト出
力端子Ｑがハイレベルにあるときは、増幅回路３
１からの出力がハイレベルにある期間だけ接続点
３４がハイレベルに保たれ、増幅回路３１の出力
がローレベルになるとダイオード３５の働きによ
つて接続点３４はローレベルに強制されてサイリ
スタ１５は消弧されたままになる。またリセツト
出力端子がハイレベルにあるときには、増幅回
路３１の出力がハイレベルである期間だけ接続点
３６がハイレベルに保たれ、接続点３１がローレ
ベルになるとダイオード３７の働きによつて接続
点３６はローレベルとなつてサイリスタ１６は遮
断されたままに保たれる。このようにしてリレー
スイツチ１９は第２図７のように導通と遮断を繰
り返す。フリツプフロツプ１１のクロツク入力端
子CPがローレベルであるときには、サイリスタ
１５，１６のゲートは消弧されるローレベルに保
たれるので、それらのサイリスタ１５，１６がノ
イズなどによつて誤動作することが可及的に防が
れる。
ーレベルであり、リセツト出力端子がハイレベ
ルであり、したがつてリレースイツチ１９が遮断
している場合を想定する。操作回路１を操作して
発光素子３から受光素子４に光を発射すると、検
出回路５は受光素子４が光を受信し受光している
期間のみライン６をローレベルとする。そのため
トランジスタ７が導通して接続点９は第２図１の
ようにハイレベルとなる。時定数回路３０からの
出力は増幅回路３１においてレベル弁別されて増
幅され、これによつて増幅回路３１からは第２図
２で示す波形が導出される。フリツプフロツプ１
１のセツト出力端子Ｑおよびリセツト出力端子
は、第２図３および第２図４にそれぞれ示される
ように増幅回路３１からの出力に応答してハイレ
ベルとローレベルと交互に切換わる。増幅回路３
１の出力がハイレベルであるとき、ダイオード３
５，３７は遮断し、増幅回路３１の出力がローレ
ベルであるときダイオード３５，３７は導通する
ので、接続点３４，３６は第２図５および第２図
６のようにそれぞれ変化する。すなわちセツト出
力端子Ｑがハイレベルにあるときは、増幅回路３
１からの出力がハイレベルにある期間だけ接続点
３４がハイレベルに保たれ、増幅回路３１の出力
がローレベルになるとダイオード３５の働きによ
つて接続点３４はローレベルに強制されてサイリ
スタ１５は消弧されたままになる。またリセツト
出力端子がハイレベルにあるときには、増幅回
路３１の出力がハイレベルである期間だけ接続点
３６がハイレベルに保たれ、接続点３１がローレ
ベルになるとダイオード３７の働きによつて接続
点３６はローレベルとなつてサイリスタ１６は遮
断されたままに保たれる。このようにしてリレー
スイツチ１９は第２図７のように導通と遮断を繰
り返す。フリツプフロツプ１１のクロツク入力端
子CPがローレベルであるときには、サイリスタ
１５，１６のゲートは消弧されるローレベルに保
たれるので、それらのサイリスタ１５，１６がノ
イズなどによつて誤動作することが可及的に防が
れる。
サイリスタ１３，１４は、増幅回路３１からの
出力がハイレベルである期間だけ導通し、ラツチ
ングリレー１２のスイツチング態様が変化し、そ
の後は遮断したままとなる。そのため電力消費が
小さくてすむ。
出力がハイレベルである期間だけ導通し、ラツチ
ングリレー１２のスイツチング態様が変化し、そ
の後は遮断したままとなる。そのため電力消費が
小さくてすむ。
第３図は、本発明の他の実施例の電気回路図で
ある。この実施例は前述の実施例に類似し、対応
する部分には同一の参照符を付す。注目すべき
は、フリツプフロツプ１１のセツト出力端子Ｑお
よびリセツト出力端子は、ANDゲート３８，
３９から抵抗３２，３３を経てサイリスタ１５，
１６のゲートに与えられる。これらのANDゲー
ト３８，３９には、増幅回路３１からの出力が共
通に与えられる。
ある。この実施例は前述の実施例に類似し、対応
する部分には同一の参照符を付す。注目すべき
は、フリツプフロツプ１１のセツト出力端子Ｑお
よびリセツト出力端子は、ANDゲート３８，
３９から抵抗３２，３３を経てサイリスタ１５，
１６のゲートに与えられる。これらのANDゲー
ト３８，３９には、増幅回路３１からの出力が共
通に与えられる。
操作回路１が操作されて接続点９が第４図１の
ように変化すると、増幅回路３１からは第４図２
で示す波形を有する信号が導出される。フリツプ
フロツプ１１のセツト出力端子Ｑおよびリセツト
出力端子は、第４図３および第４図４にそれぞ
れ示す信号が導出される。したがつてANDゲー
ト３８，３９は、第４図５および第４図６にそれ
ぞれ示される波形を有する出力を、抵抗３２，３
３を介してサイリスタ１５，１６のゲートに与え
る。各ANDゲート３８，３９は、セツト出力端
子Ｑおよびリセツト出力端子がハイレベルであ
つてかつ増幅回路３１の出力がハイレベルである
期間だけそれぞれハイレベルとなる。リレースイ
ツチ１９は、第４図７に示されるようにフリツプ
フロツプ１１の安定状態に対応して導通・遮断を
増幅回路３１からの出力に応答して繰り返す。
ように変化すると、増幅回路３１からは第４図２
で示す波形を有する信号が導出される。フリツプ
フロツプ１１のセツト出力端子Ｑおよびリセツト
出力端子は、第４図３および第４図４にそれぞ
れ示す信号が導出される。したがつてANDゲー
ト３８，３９は、第４図５および第４図６にそれ
ぞれ示される波形を有する出力を、抵抗３２，３
３を介してサイリスタ１５，１６のゲートに与え
る。各ANDゲート３８，３９は、セツト出力端
子Ｑおよびリセツト出力端子がハイレベルであ
つてかつ増幅回路３１の出力がハイレベルである
期間だけそれぞれハイレベルとなる。リレースイ
ツチ１９は、第４図７に示されるようにフリツプ
フロツプ１１の安定状態に対応して導通・遮断を
増幅回路３１からの出力に応答して繰り返す。
本発明の他の実施例として、全波整流回路１８
に代えて半波整流回路が用いられてもよく、また
サイリスタ１５，１６の順方向となる電力を供給
するその他のパルス発生源が用いられてもよい。
に代えて半波整流回路が用いられてもよく、また
サイリスタ１５，１６の順方向となる電力を供給
するその他のパルス発生源が用いられてもよい。
図示のフリツプフロツプ１１に代えて、セツト
入力端子とリセツト入力端子とを有するいわゆる
Ｒ−Ｓフリツプフロツプが用いられてもよく、こ
の場合にはセツト入力端子およびリセツト入力端
子に与えられる入力信号を単一のORゲートに与
え、そのORゲートの出力を第３図のANDゲート
３８，３９の一方の各入力にそれぞれ与えるよう
にすればよい。
入力端子とリセツト入力端子とを有するいわゆる
Ｒ−Ｓフリツプフロツプが用いられてもよく、こ
の場合にはセツト入力端子およびリセツト入力端
子に与えられる入力信号を単一のORゲートに与
え、そのORゲートの出力を第３図のANDゲート
３８，３９の一方の各入力にそれぞれ与えるよう
にすればよい。
以上のように本発明によれば、サイリスタのゲ
ートが点弧するレベルにあるときパルス発生源か
らのパルスが発圧されている期間だけ導通し、そ
の期間だけリレーコイルが励磁される。ラツチン
グリレーは、励磁されたリレーコイルに対応する
スイツチング態様をそのリレーコイルの消磁後に
おいても保持する。したがつて電力消費量の極め
て少ない出力回路が実現される。しかも、フリツ
プフロツプへの入力信号が不能動化レベルにある
期間中、各サイリスタのゲートはサイリスタが消
弧するレベルに強制されるので、サイリスタがノ
イズなどによつて誤動作することが防がれる。
ートが点弧するレベルにあるときパルス発生源か
らのパルスが発圧されている期間だけ導通し、そ
の期間だけリレーコイルが励磁される。ラツチン
グリレーは、励磁されたリレーコイルに対応する
スイツチング態様をそのリレーコイルの消磁後に
おいても保持する。したがつて電力消費量の極め
て少ない出力回路が実現される。しかも、フリツ
プフロツプへの入力信号が不能動化レベルにある
期間中、各サイリスタのゲートはサイリスタが消
弧するレベルに強制されるので、サイリスタがノ
イズなどによつて誤動作することが防がれる。
第１図は本発明の一実施例の電気回路図、第２
図はその動作を説明するための波形図、第３図は
本発明の他の実施例の電気回路図、第４図はその
動作を説明するための波形図である。 ２……負荷、１１……フリツプフロツプ、１２
……ラツチングリレー、１３，１４……リレーコ
イル、１５，１６……サイリスタ、１７……商用
交流電源、１８……全波整流回路、３０……時定
数回路、３５，３７……ダイオード、３８，３９
……ANDゲート。
図はその動作を説明するための波形図、第３図は
本発明の他の実施例の電気回路図、第４図はその
動作を説明するための波形図である。 ２……負荷、１１……フリツプフロツプ、１２
……ラツチングリレー、１３，１４……リレーコ
イル、１５，１６……サイリスタ、１７……商用
交流電源、１８……全波整流回路、３０……時定
数回路、３５，３７……ダイオード、３８，３９
……ANDゲート。
Claims (1)
- １ 一対のリレーコイルを有しかつそれらのリレ
ーコイルの励磁に対応したリレースイツチのスイ
ツチング態様を自己保持するラツチングリレーの
前記各リレーコイルにサイリスタを直列にそれぞ
れ接続し、リレーコイルとサイリスタとの各直列
回路にはサイリスタの順方向となるパルスを供給
するパルス発生源を接続し、入力信号に応答する
フリツプフロツプの各出力をサイリスタのゲート
にそれぞれ与え、入力信号が前記フリツプフロツ
プの不能動化レベルにある期間中各サイリスタの
ゲートをサイリスタが消弧するレベルに強制する
回路を設けたことを特徴とする出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3714881A JPS57151129A (en) | 1981-03-13 | 1981-03-13 | Output circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3714881A JPS57151129A (en) | 1981-03-13 | 1981-03-13 | Output circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57151129A JPS57151129A (en) | 1982-09-18 |
| JPH0118531B2 true JPH0118531B2 (ja) | 1989-04-06 |
Family
ID=12489521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3714881A Granted JPS57151129A (en) | 1981-03-13 | 1981-03-13 | Output circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57151129A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60153461U (ja) * | 1984-03-24 | 1985-10-12 | 松下電工株式会社 | 電子スイツチ |
-
1981
- 1981-03-13 JP JP3714881A patent/JPS57151129A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57151129A (en) | 1982-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4745311A (en) | Solid-state relay | |
| US3964040A (en) | Circuit for detecting burned-out lamp for a buoy lamp changer | |
| JPS6145896B2 (ja) | ||
| US6462972B2 (en) | Power source apparatus for providing a power source in a standby mode and a pulse generating apparatus | |
| JPH0118531B2 (ja) | ||
| US4716513A (en) | Base drive circuit in a transistor inverter | |
| JPH0530729A (ja) | 整流回路の切換え回路 | |
| JPS6367299B2 (ja) | ||
| JPH0629804A (ja) | ゼロクロス・スイッチングリレー | |
| JPS59136028A (ja) | 直流安定化電源の保護装置 | |
| JPS6367300B2 (ja) | ||
| JPH0715348Y2 (ja) | 安定化電源回路 | |
| JPH0317264Y2 (ja) | ||
| JPS5812571A (ja) | 突入電流制限回路におけるサイリスタ制御回路 | |
| JPH06106020B2 (ja) | スイッチングレギユレータ | |
| KR910001074Y1 (ko) | 전압검출에 의한 전류증폭겸 펄스제어방식 스위칭 전원장치 | |
| JPS5811039Y2 (ja) | 非常用照明装置 | |
| JPS6115596Y2 (ja) | ||
| JPS6342621Y2 (ja) | ||
| SU809426A1 (ru) | Устройство дл включени иСпОлНиТЕльНОгО РЕлЕ | |
| JPS622841Y2 (ja) | ||
| JPH06121536A (ja) | スイッチングレギュレータ | |
| JPH09251038A (ja) | 半導体スイッチ素子の電圧検出回路及びゲート駆動回路 | |
| JPS60156267A (ja) | 定電力供給装置 | |
| JPH02308307A (ja) | 接点入力回路 |