JPH0218710Y2 - - Google Patents

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案はインバータ装置の分野において、特に
トランジスタインバータのベースドライブ回路に
関するものである。

(ロ) 従来の技術 第１図は従来のトランジスタインバータのベー
スドライブ回路を示す電気回路図である。この図
において、１，２は制御回路３から信号を入力す
る入力端子、４はフオトカプラー、５，６はトラ
ンジスタ、７は＋６〔Ｖ〕の電源端子、８は−６
〔Ｖ〕の電源端子、９，１０は抵抗、１１はダイ
オードである。このような従来の技術では、入力
端子間に電圧信号が印加されるとフオトカプラー
４の発光部が点灯し、受光部のトランジスタが
ON状態になる。このトランジスタがON状態に
成ることによつてトランジスタ５，６がON状態
になつて、インバータ用トランジスタ１２（定格
50〔Ａ〕）がONする。

(ハ) 考案が解決しようとする課題 斯かる従来の技術ではインバータ用トランジス
タ１２がON→OFFに変わる際のストレージタイ
ム（蓄積時間）を短くする必要があつた。このた
めトランジスタ５，６がOFF状態の時にインバ
ータ用トランジスタ１２のベース端子を−６〔Ｖ〕
の電源に接続して蓄積電荷を放電しやすくしてい
た。従つて＋６〔Ｖ〕と−６〔Ｖ〕との２電源を必
要とし、トランス、電解コンデンサ等の電源部品
が多くなる点、ベース逆電流I_B2を常時流すため
電力ロスが大きい点、スイツチング時間を早くす
るためには、インバータ用トランジスタへのベー
ス電流I_B1を ｜I_B2｜＞｜I_B1｜ の関係すなわち逆方向のベース電流の絶対値を順
方向のベース電流の絶対値より大とする必要があ
るが、このためには＋側の電源電圧を−側の電源
電圧に比べて充分に大きくする必要があり、これ
が事実上困難であるため、必然的にスイツチング
時間を充分に短くできない点、抵抗９，１０の発
熱が大きく小型化ができない点などの問題点を有
しているものであつた。

斯かる問題点を解消するために第２図に示すよ
うなベースドライブ回路が試みられた。この回路
において、１３はフオトカプラー４の受光部（フ
オトトランジスタ）であり、このトランジスタが
ON／OFFしてドライブ回路１４が動作する。１
７はNPN形のトランジスタであり、ベース端子
がトランジスタ１３のエミツタ端子に接続されて
いる。このトランジスタがON／OFFすることに
よつてトランジスタ１９がON／OFFする。２０
はNPN形のトランジスタであり、ベース端子を
トランジスタ１３のコレクタ端子に接続してい
る。インバータ用トランジスタ１２のベース端子
をトランジスタ２０のコレクタ端子に接続し、エ
ミツタ端子をダイオード２１とコンデンサ２２と
の並列回路を介してトランジスタ２０のエミツタ
端子に接続したものであつた。トランジスタ１９
がON状態、トランジスタ２０がOFF状態に成る
ことによつて、インバータ用トランジスタ１２の
ベース端子にベース電流I_B1が流れこのインバー
タ用トランジスタ１２がON状態になる。トラン
ジスタ１９がOFF状態、トランジスタ２０がON
状態に成ると、インバータ用トランジスタ１２の
ベース端子がトランジスタ２０を介してアース電
位に接続される。同時にコンデンサ２２にはダイ
オード２１の電圧降下分の電位があり、この電位
分インバータ用トランジスタ１２のエミツタ端子
の電位がかさ上げされている。従つて、インバー
タ用トランジスタ１２のベース端子からベース逆
電流I_B2が流れやすくなり、インバータ用トラン
ジスタ１２のストレージタイムを短くすることが
できる。このようなベースドライブ回路を用いた
場合、トランジスタ２０のスイツチング速度が不
充分なためストレージタイム後に印加電圧が０
〔Ｖ〕になるまでの時間を短くできないものであ
つた。

第４図ｂは第１図に示した電気回路に第４図ａ
に示すような信号波形を与えた際のインバータ用
トランジスタ１２のベース端子電圧の波形であ
る。ストレージタイムstbは短いが、抵抗９，１
０を介してベース逆電流が放電されるためOFF
時の波形の立下り傾斜が緩くベース端子の電位が
０〔Ｖ〕になるまでの時間tb（20μsec位）が長いも
のであつた。第４図ｃは同様に第２図に示した従
来技術の電気回路を用いた時の電圧の波形であ
る。コンデンサ２２の電荷によつて、インバータ
用トランジスタ１２のエミツタ端子の電位がかさ
上げされることによつてストレージタイムstcを
短くできるが、トランジスタ２０のスイツチング
速度が遅いため波形の立下り傾斜が緩くベース端
子の電位が０〔Ｖ〕になるまでの時間tcを充分に
短くできないものであつた。

さらに実開昭57−42589号公報の第４図に記載
されたようなベースドライブ回路では、トランジ
スタの蓄積電荷を放電するためのトランジスタの
スイツチング速度が上記した従来技術と同様に遅
く、インバータ用トランジスタのベース端子の電
位が０〔Ｖ〕になるまでの時間を充分に短くでき
ないものであつた。

このような問題点に対して本考案は単電源方式
で動作し、抵抗発熱による電力ロスが少ないと共
に、スイツチング周波数を高くできるトランジス
タインバータのベースドライブ回路を提供するも
のである。

(ニ) 課題を解決するための手段 本考案のトランジスタインバータのベースドラ
イブ回路は、コレクタ端子が少なくとも２つの第
１の抵抗、第２の抵抗を介して正側電源に接続さ
れ、制御回路からの入力信号で動作するNPN形
の第１のトランジスタと、このトランジスタのエ
ミツタ端子にベース端子が接続され、コレクタ端
子が第３の抵抗を介して正側電源に接続され、エ
ミツタ端子が負側電源に接続されたNPN形の第
２のトランジスタと、ベース端子が第１の抵抗と
第２の抵抗との接続点に接続され、エミツタ端子
が正側電源に接続されたNPN形の第３のトラン
ジスタと、ベース端子が第２のトランジスタのコ
レクタ端子に接続され、エミツタ端子が負側電源
に接続され、コレクタ端子が第４の抵抗を介して
第３のトランジスタのコレクタ端子に接続された
NPN形の第４のトランジスタと、インバータ用
トランジスタのエミツタ端子と負側電源との間に
接続されるダイオードとコンデンサとの並列回路
とを備え、インバータ用トランジスタのベース端
子を第４のトランジスタのコレクタ端子に接続し
たものである。

(ホ) 作用 以上のような構成では第１のトランジスタと第
２のトランジスタとがダーリントン接続の関係に
ある。従つて、これらのトランジスタで駆動され
る第４のトランジスタのスイツチング速度を高速
にすることができる。

(ヘ) 実施例 第３図は本考案の実施例を示す電気回路図であ
り、制御回路３からのパルス信号はフオトカプラ
ー４を構成するNPN形の第１のトランジスタ１
３へ絶縁して入力されドライブ回路１４が動作す
る。ここでインバータ用トランジスタ１２のON
−OFF時には｜I_B2｜＞｜I_B1｜なるベース逆電流
を流す必要がある。逆電流I_B2はトランジスタ１
２のスイツチング時間を早くするために必要とな
るものであるが、トランジスタ１２がOFF中連
続的に流れるものではない。トランジスタ１２内
の蓄積電荷を放出させるためにはONからOFFへ
の切換わり時の短時間に流してやればよい。

第２図に示した電気回路との主な違いは、第３
のトランジスタ１９のベース端子をフオトカプラ
ー４のトランジスタ１３のコレクタ端子に抵抗１
５を介して接続し、第４のトランジスタ２０のベ
ース端子を第２のトランジスタ１７のコレクタ端
子に接続した点にある。このような構成にするこ
とによつて、第１のトランジスタ１３と第２のト
ランジスタ１７とがダーリントン接続となり、こ
れらのダーリントン接続されたトランジスタによ
り第４のトランジスタ２０が駆動される。

従つて、第４のトランジスタ２０のスイツチン
グ速度を高速にすることができる。すなわち、イ
ンバータ用トランジスタ１２をON状態からOFF
状態に変える際のトランジスタ１２の蓄積電荷の
放電を高速で行なえるものである。

第４図ｄは第３図に示す電気回路を用いた時の
インバータ用トランジスタ１２のベース端子の電
圧変化を示す波形である。トランジスタ１９，２
０、ダイオード２１、コンデンサ２２、インバー
タ用トランジスタ１２の結線が第２図の電気回路
と同じためストレージタイムstdは第４図ｃに示
すストレージタイムstcとほぼ同じ時間である。
また電位が０〔Ｖ〕になるまでの時間tdはトラン
ジスタ２０のスイツチング速度が速くなつた分短
くなり（電圧波形の立下り傾斜が急になる）、第
４図ｃに示した時間tcと比べtc＞td（≒1μsec）と
なつている。

尚、１６，１８は抵抗である。

このように構成されたドライブ回路を用いると
時間tdを短くすることができ、トランジスタイン
バータを構成するアームのもう一方のトランジス
タとのデツトタイム（アームを構成する両トラン
ジスタにON信号を与えない最少時間）を短くす
ることができる。従つてトランジスタインバータ
のスイツチング周波数を高くすることができ分解
能のよいインバータ出力を得ることができるもの
である。

(ト) 考案の効果 以上のように本考案のトランジスタインバータ
のベースドライブ回路は第１、第２、第３、第４
のトランジスタおよびダイオードとコンデンサと
の並列回路とから構成して、単一電源で駆動でき
るようにしたので電源構成が半分ですむ。また第
１のトランジスタと第２のトランジスタとがダー
リントン接続されているので、これらのトランジ
スタで駆動される第４のトランジスタのスイツチ
ング速度を早くすることができる。従つて、イン
バータ用トランジスタがON状態からOFF状態に
変つた際に蓄積電荷を急速に放電することがで
き、切れの良いスイツチングが行なえインバータ
用トランジスタの高速追従性を向上できる。さら
に構成部品点数が少なく省電力化が行なえ回路の
小型化が可能であり、回路発熱が少なく容易に集
積化が行なえるなど極めて効果の大きいものであ
る。

【図面の簡単な説明】

第１図、第２図は従来のインバータ用トランジ
スタのドライブ回路を示す電気回路図、第３図は
本考案の実施例を示す電気回路図、第４図ａは第
１図〜第３図の電気回路に示した入力端子１，２
に与える信号波形図、第４図ｂは第１図に示した
インバータ用トランジスタのベース端子に与えら
れる電圧波形図、第４図ｃは第２図に示したイン
バータ用トランジスタのベース端子に与えられる
電圧波形図、第４図ｄは第３図に示したインバー
タ用トランジスタのベース端子に与えられる電圧
波形図である。 ３…制御回路、１２…インバータ用トランジス
タ、１３…第１のトランジスタ、１５，１６…抵
抗、１７…第２のトランジスタ、１９…第３のト
ランジスタ、２０…第４のトランジスタ、２１…
ダイオード、２２…コンデンサ。

Claims (1)

【実用新案登録請求の範囲】
1. コレクタ端子が少なくとも２つの第１の抵抗、
   第２の抵抗を介して正側電源に接続され、制御回
   路からの入力信号で動作するNPN形の第１のト
   ランジスタと、このトランジスタのエミツタ端子
   にベース端子が接続され、コレクタ端子が第３の
   抵抗を介して正側電源に接続され、エミツタ端子
   が負側電源に接続されたNPN形の第２のトラン
   ジスタと、ベース端子が第１の抵抗と第２の抵抗
   との接続点に接続され、エミツタ端子が正側電源
   に接続されたPNP形の第３トランジスタと、ベ
   ース端子が第２のトランジスタのコレクタ端子に
   接続され、エミツタ端子が負側電源に接続され、
   コレクタ端子が第４の抵抗を介して第３のトラン
   ジスタのコレクタ端子に接続されたNPN形の第
   ４のトランジスタと、インバータ用トランジスタ
   のエミツタ端子と負側電源との間に接続されるダ
   イオードとコンデンサとの並列回路とを備え、イ
   ンバータ用トランジスタのベース端子を第４のト
   ランジスタのコレクタ端子に接続したことを特徴
   とするトランジスタインバータのベースドライブ
   回路。