JP3229545B2 - スイッチング電源 - Google Patents
スイッチング電源Info
- Publication number
- JP3229545B2 JP3229545B2 JP08739396A JP8739396A JP3229545B2 JP 3229545 B2 JP3229545 B2 JP 3229545B2 JP 08739396 A JP08739396 A JP 08739396A JP 8739396 A JP8739396 A JP 8739396A JP 3229545 B2 JP3229545 B2 JP 3229545B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- switching element
- control
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
- Thyristor Switches And Gates (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング電源
におけるスイッチング素子の駆動回路に関する。更に詳
しくは、ＰＮＰ（あるいはＰチャネル）型のトランジス
タをスイッチング素子として使用する場合に適用される
ＰＷＭ方式の制御用ＩＣによって、ＮＰＮ（あるいはＮ
チャネル）型のトランジスタをスイッチング素子に使用
した電源回路を駆動・制御する回路技術に関する。
におけるスイッチング素子の駆動回路に関する。更に詳
しくは、ＰＮＰ（あるいはＰチャネル）型のトランジス
タをスイッチング素子として使用する場合に適用される
ＰＷＭ方式の制御用ＩＣによって、ＮＰＮ（あるいはＮ
チャネル）型のトランジスタをスイッチング素子に使用
した電源回路を駆動・制御する回路技術に関する。
【０００２】
【従来の技術】スイッチング電源の駆動制御には多くの
方式が存在する。その中で最も広く用いられている方式
の一つがパルス幅変調（以下、ＰＷＭと略す）制御方式
である。スイッチング電源をＰＷＭ制御方式で動作させ
る際には、ＰＷＭ制御専用に設計された制御用ＩＣを制
御回路としてスイッチング電源に組み込むことが多い。
そのため各半導体ＩＣメーカーから、様々な条件（入力
電圧、出力電圧、スイッチング周波数、駆動対象として
のトランジスタ、その他）に応じて、多数の制御用ＩＣ
が提供されている。
方式が存在する。その中で最も広く用いられている方式
の一つがパルス幅変調（以下、ＰＷＭと略す）制御方式
である。スイッチング電源をＰＷＭ制御方式で動作させ
る際には、ＰＷＭ制御専用に設計された制御用ＩＣを制
御回路としてスイッチング電源に組み込むことが多い。
そのため各半導体ＩＣメーカーから、様々な条件（入力
電圧、出力電圧、スイッチング周波数、駆動対象として
のトランジスタ、その他）に応じて、多数の制御用ＩＣ
が提供されている。
【０００３】一方、電源システムを構成する回路技術か
ら、スイッチング電源のスイッチング素子にはＰＮＰ
（あるいはＰチャネル）型のトランジスタが使用される
場合が多い。そのため制御用ＩＣとしては、スイッチン
グ素子としてＰＮＰ（Ｐチャネル）型のトランジスタを
使用した時、トランジスタと制御用ＩＣを直接接続して
使用できる構成及び制御論理（負論理）となるよう設計
されている制御用ＩＣ（以下、ＰＮＰ（Ｐチャネル）対
応制御用ＩＣと呼ぶ）の方が、スイッチング素子として
ＮＰＮ（Ｎチャネル）型のトランジスタを使用する時の
制御用ＩＣ（以下、ＮＰＮ（Ｎチャネル）対応制御用Ｉ
Ｃと呼ぶ）よりも、種類が豊富、安価、入手が容易とな
っている。
ら、スイッチング電源のスイッチング素子にはＰＮＰ
（あるいはＰチャネル）型のトランジスタが使用される
場合が多い。そのため制御用ＩＣとしては、スイッチン
グ素子としてＰＮＰ（Ｐチャネル）型のトランジスタを
使用した時、トランジスタと制御用ＩＣを直接接続して
使用できる構成及び制御論理（負論理）となるよう設計
されている制御用ＩＣ（以下、ＰＮＰ（Ｐチャネル）対
応制御用ＩＣと呼ぶ）の方が、スイッチング素子として
ＮＰＮ（Ｎチャネル）型のトランジスタを使用する時の
制御用ＩＣ（以下、ＮＰＮ（Ｎチャネル）対応制御用Ｉ
Ｃと呼ぶ）よりも、種類が豊富、安価、入手が容易とな
っている。
【０００４】ＰＮＰ型トランジスタをスイッチング素子
に使用し、制御回路部分に制御用ＩＣを組み込んだスイ
ッチング電源の一例を、図２に示した。図２において、
ＰＷＭ制御回路３はＰＮＰ（Ｐチャネル）対応制御用Ｉ
Ｃによって提供され、その電源端子（Ｃ）は入力端子１
に、信号出力端子（Ｏ）はスイッチングトランジスタＱ
３のベースに、電流設定端子（Ｅ）は並列接続された抵
抗Ｒ３とコンデンサＣ３を介してアースに、それぞれ接
続されている。ＰＷＭ制御回路３の電圧検出端子（Ｆ
Ｂ）は、出力端子２とアースとの間に設けられた抵抗Ｒ
１とＲ２の直列回路の、その抵抗Ｒ１とＲ２の接続点に
接続され、出力電圧に応じたフィードバック信号を受信
している。
に使用し、制御回路部分に制御用ＩＣを組み込んだスイ
ッチング電源の一例を、図２に示した。図２において、
ＰＷＭ制御回路３はＰＮＰ（Ｐチャネル）対応制御用Ｉ
Ｃによって提供され、その電源端子（Ｃ）は入力端子１
に、信号出力端子（Ｏ）はスイッチングトランジスタＱ
３のベースに、電流設定端子（Ｅ）は並列接続された抵
抗Ｒ３とコンデンサＣ３を介してアースに、それぞれ接
続されている。ＰＷＭ制御回路３の電圧検出端子（Ｆ
Ｂ）は、出力端子２とアースとの間に設けられた抵抗Ｒ
１とＲ２の直列回路の、その抵抗Ｒ１とＲ２の接続点に
接続され、出力電圧に応じたフィードバック信号を受信
している。
【０００５】ＰＷＭ制御回路３の内部には、互いにトー
テムポール状態に接続され、かつ、相補動作をするトラ
ンジスタＱ１及びトランジスタＱ２が存在し、そのトラ
ンジスタＱ１のコレクタが電源端子（Ｃ）に、トランジ
スタＱ１のエミッタとトランジスタＱ２のコレクタの接
続点が信号出力端子（Ｏ）に、トランジスタＱ２のエミ
ッタが電流設定端子（Ｅ）に、それぞれ接続される。な
お、ＰＷＭ制御回路３の内部に設けられる、制御論理を
構成する回路や付属する機能回路等については図示を省
略してある。言うまでもなくＰＷＭ制御回路３の内部の
回路は、スイッチング素子がＰＮＰ型トランジスタであ
るため、出力電圧を一定に保つために出力される制御信
号は負論理になるよう構成されている。
テムポール状態に接続され、かつ、相補動作をするトラ
ンジスタＱ１及びトランジスタＱ２が存在し、そのトラ
ンジスタＱ１のコレクタが電源端子（Ｃ）に、トランジ
スタＱ１のエミッタとトランジスタＱ２のコレクタの接
続点が信号出力端子（Ｏ）に、トランジスタＱ２のエミ
ッタが電流設定端子（Ｅ）に、それぞれ接続される。な
お、ＰＷＭ制御回路３の内部に設けられる、制御論理を
構成する回路や付属する機能回路等については図示を省
略してある。言うまでもなくＰＷＭ制御回路３の内部の
回路は、スイッチング素子がＰＮＰ型トランジスタであ
るため、出力電圧を一定に保つために出力される制御信
号は負論理になるよう構成されている。
【０００６】ここで、ＰＷＭ制御回路３の信号出力端子
（Ｏ）に現れる制御信号は、信号出力端子（Ｏ）を開放
状態とした時、相補動作をするトランジスタＱ１とＱ２
により、ローレベル（低電位）とハイレベル（高電位）
の２つの間で変動する。図２においては、制御出力端子
（Ｏ）にはＰＮＰ型トランジスタによるスイッチングト
ランジスタＱ３が接続されるため、その動作から制御信
号は電流的となる。すなわち、制御信号は、開放時にお
いてハイレベルとなる期間には電流の不導通期間とな
り、逆に開放時においてローレベルとなる期間には電流
の流通期間となる。従って図２に示すスイッチング電源
の定電圧制御は、出力電圧を上昇させる時には制御信号
の電流の流通期間（ローレベル）を長くし、逆に出力電
圧を低下させる時には制御信号の電流の流通期間（ロー
レベル）を短くすることによって行われる。（なお以下
の議論では、便宜上、信号は電位のハイレベルとローレ
ベルで状態を表現することとする。）
（Ｏ）に現れる制御信号は、信号出力端子（Ｏ）を開放
状態とした時、相補動作をするトランジスタＱ１とＱ２
により、ローレベル（低電位）とハイレベル（高電位）
の２つの間で変動する。図２においては、制御出力端子
（Ｏ）にはＰＮＰ型トランジスタによるスイッチングト
ランジスタＱ３が接続されるため、その動作から制御信
号は電流的となる。すなわち、制御信号は、開放時にお
いてハイレベルとなる期間には電流の不導通期間とな
り、逆に開放時においてローレベルとなる期間には電流
の流通期間となる。従って図２に示すスイッチング電源
の定電圧制御は、出力電圧を上昇させる時には制御信号
の電流の流通期間（ローレベル）を長くし、逆に出力電
圧を低下させる時には制御信号の電流の流通期間（ロー
レベル）を短くすることによって行われる。（なお以下
の議論では、便宜上、信号は電位のハイレベルとローレ
ベルで状態を表現することとする。）
【０００７】一方、所要の電圧を得るためにスイッチン
グ電源は昇圧型となることがある。この昇圧型のスイッ
チング電源にはスイッチング素子としてＮＰＮ（Ｎチャ
ネル）型のトランジスタが広く使用される。先にも述べ
たように、ＰＮＰ（Ｐチャネル）対応制御用ＩＣは種類
が多く、逆にＮＰＮ（Ｎチャネル）対応制御用ＩＣは種
類が少ない。そのため、スイッチング電源の要求仕様、
例えば入力電圧、出力電圧、スイッチング周波数、駆動
電圧その他、に対して、「ＰＮＰ（Ｐチャネル）対応制
御用ＩＣには条件に適合する製品が存在するが、ＮＰＮ
（Ｎチャネル）対応制御用ＩＣには条件に適合する製品
が存在しない、」という事態がしばしば発生する。この
ような場合には、条件に適合するＰＮＰ（Ｐチャネル）
対応制御用ＩＣを制御回路として電源に組み込み、さら
にスイッチング素子（ＮＰＮあるいはＮチャネル型）と
制御回路との間に、制御信号のローレベルとハイレベル
を逆転させる駆動回路を付加することにより、要求仕様
を満足するスイッチング電源を得ていた。
グ電源は昇圧型となることがある。この昇圧型のスイッ
チング電源にはスイッチング素子としてＮＰＮ（Ｎチャ
ネル）型のトランジスタが広く使用される。先にも述べ
たように、ＰＮＰ（Ｐチャネル）対応制御用ＩＣは種類
が多く、逆にＮＰＮ（Ｎチャネル）対応制御用ＩＣは種
類が少ない。そのため、スイッチング電源の要求仕様、
例えば入力電圧、出力電圧、スイッチング周波数、駆動
電圧その他、に対して、「ＰＮＰ（Ｐチャネル）対応制
御用ＩＣには条件に適合する製品が存在するが、ＮＰＮ
（Ｎチャネル）対応制御用ＩＣには条件に適合する製品
が存在しない、」という事態がしばしば発生する。この
ような場合には、条件に適合するＰＮＰ（Ｐチャネル）
対応制御用ＩＣを制御回路として電源に組み込み、さら
にスイッチング素子（ＮＰＮあるいはＮチャネル型）と
制御回路との間に、制御信号のローレベルとハイレベル
を逆転させる駆動回路を付加することにより、要求仕様
を満足するスイッチング電源を得ていた。
【０００８】このような、ＮＰＮ型トランジスタをスイ
ッチング素子に使用し、制御回路部分にＰＮＰ（Ｐチャ
ネル）対応制御用ＩＣを組み込んだスイッチング電源の
一例を、図３に示した。なお、図３において図２と同一
の構成要素については同じ符号を付与してある。図３に
おいて、ＰＷＭ制御回路３の信号出力端子（Ｏ）にはイ
ンバータ４の入力端子が接続されている。そしてインバ
ータ４の出力端子はトーテムポール状態に接続されたト
ランジスタＱ５及びＱ６のベースに接続され、トランジ
スタＱ５とトランジスタＱ６のエミッタの共通接続点が
抵抗Ｒ４とコンデンサＣ４の並列回路を介してＮＰＮ型
トランジスタによるスイッチングトランジスタＱ４のベ
ースに接続されている。トランジスタＱ５のコレクタは
入力端子１に、トランジスタＱ６のコレクタはアース
に、それぞれ接続される。
ッチング素子に使用し、制御回路部分にＰＮＰ（Ｐチャ
ネル）対応制御用ＩＣを組み込んだスイッチング電源の
一例を、図３に示した。なお、図３において図２と同一
の構成要素については同じ符号を付与してある。図３に
おいて、ＰＷＭ制御回路３の信号出力端子（Ｏ）にはイ
ンバータ４の入力端子が接続されている。そしてインバ
ータ４の出力端子はトーテムポール状態に接続されたト
ランジスタＱ５及びＱ６のベースに接続され、トランジ
スタＱ５とトランジスタＱ６のエミッタの共通接続点が
抵抗Ｒ４とコンデンサＣ４の並列回路を介してＮＰＮ型
トランジスタによるスイッチングトランジスタＱ４のベ
ースに接続されている。トランジスタＱ５のコレクタは
入力端子１に、トランジスタＱ６のコレクタはアース
に、それぞれ接続される。
【０００９】このような構成とした場合、信号出力端子
（Ｏ）に現れる制御信号は、インバータ４において、そ
のハイレベルとローレベルが逆転する。そしてインバー
タ４から出力された信号は、トランジスタＱ５、Ｑ６の
エミッタ端子の接続点において、ハイレベルが入力電圧
と同じ電位に、ローレベルがアースと同じ電位になる。
つまりスイッチングトランジスタＱ４のベースに入力さ
れる電圧信号は、信号出力端子（Ｏ）に現れる制御信号
とは、ローレベルとハイレベルが逆転した関係、換言す
れば、正反対の位相の関係となる。その結果、出力電圧
を一定に保つためにスイッチングトランジスタＱ４に入
力される信号の制御論理は負論理から正論理に転換さ
れ、これによりＰＮＰ（Ｐチャネル）対応制御用ＩＣで
ＮＰＮ型のスイッチングトランジスタを有するスイッチ
ング電源を駆動制御することができるようになる。
（Ｏ）に現れる制御信号は、インバータ４において、そ
のハイレベルとローレベルが逆転する。そしてインバー
タ４から出力された信号は、トランジスタＱ５、Ｑ６の
エミッタ端子の接続点において、ハイレベルが入力電圧
と同じ電位に、ローレベルがアースと同じ電位になる。
つまりスイッチングトランジスタＱ４のベースに入力さ
れる電圧信号は、信号出力端子（Ｏ）に現れる制御信号
とは、ローレベルとハイレベルが逆転した関係、換言す
れば、正反対の位相の関係となる。その結果、出力電圧
を一定に保つためにスイッチングトランジスタＱ４に入
力される信号の制御論理は負論理から正論理に転換さ
れ、これによりＰＮＰ（Ｐチャネル）対応制御用ＩＣで
ＮＰＮ型のスイッチングトランジスタを有するスイッチ
ング電源を駆動制御することができるようになる。
【００１０】
【発明が解決しようとする課題】図３に示す回路では、
ＰＮＰ（Ｐチャネル）対応制御用ＩＣによってＮＰＮ型
のスイッチングトランジスタＱ４を駆動制御することを
可能とするために、インバータ４及び相補動作をするト
ランジスタＱ５、Ｑ６を必要としていた。このためスイ
ッチング電源を構成するに当たって、部品数（素子数）
が増加し、スイッチング電源のコスト及び形状を増大さ
せる結果となっていた。また、出力電圧の検出点からス
イッチングトランジスタＱ４のベースに至るまでのフィ
ードバック制御系において、伝達される信号に位相回転
の現象が発生する。図３の回路では部品数の増加に伴っ
て回路構成が複雑になり、この位相回転の量が大きくな
ってしまう。その結果、電源の制御動作が不安定になっ
たり、自己発振やその他の異常動作を起こす恐れがあっ
た。従って本発明は、ＰＮＰ（Ｐチャネル）型トランジ
スタによるスイッチング素子を駆動制御するための制御
用ＩＣを、スイッチング素子にＮＰＮ（Ｎチャネル）型
トランジスタを使用したスイッチング電源に組み込むの
に際し、スイッチング電源のコスト及び形状の増大と、
伝達信号の位相回転に起因する動作不具合の発生を防止
することを目的とする。
ＰＮＰ（Ｐチャネル）対応制御用ＩＣによってＮＰＮ型
のスイッチングトランジスタＱ４を駆動制御することを
可能とするために、インバータ４及び相補動作をするト
ランジスタＱ５、Ｑ６を必要としていた。このためスイ
ッチング電源を構成するに当たって、部品数（素子数）
が増加し、スイッチング電源のコスト及び形状を増大さ
せる結果となっていた。また、出力電圧の検出点からス
イッチングトランジスタＱ４のベースに至るまでのフィ
ードバック制御系において、伝達される信号に位相回転
の現象が発生する。図３の回路では部品数の増加に伴っ
て回路構成が複雑になり、この位相回転の量が大きくな
ってしまう。その結果、電源の制御動作が不安定になっ
たり、自己発振やその他の異常動作を起こす恐れがあっ
た。従って本発明は、ＰＮＰ（Ｐチャネル）型トランジ
スタによるスイッチング素子を駆動制御するための制御
用ＩＣを、スイッチング素子にＮＰＮ（Ｎチャネル）型
トランジスタを使用したスイッチング電源に組み込むの
に際し、スイッチング電源のコスト及び形状の増大と、
伝達信号の位相回転に起因する動作不具合の発生を防止
することを目的とする。
【００１１】
【課題を解決するための手段】本発明は、スイッチング
素子をオンオフすることにより電流を断続させ、かつ、
スイッチング素子のオンデューティを変化させることに
より所望の直流電圧を得るスイッチング電源において、
入力される信号がハイレベルの期間にオン状態となるト
ランジスタ素子によるスイッチング素子、出力電圧を一
定に制御するために、所定の論理に従って制御信号のロ
ーレベルの期間を変化させ、制御信号の出力は相補動作
をする２つのトランジスタの接続点よりなされ、２つの
トランジスタ素子のそれぞれの端子と接続されている電
源端子、信号出力端子及び電流設定端子を有するパルス
幅変調方式の制御回路、信号出力端子に現れる電圧がハ
イレベルの期間にオン状態となり、電流設定端子とアー
ス等の基準電位点を短絡する補助スイッチング素子、信
号出力端子へ前記スイッチング素子を駆動するための直
流電圧を導くためのインピーダンス素子、を具備し、ス
イッチング素子の制御端子は電流設定端子に接続される
ことを特徴とする。
素子をオンオフすることにより電流を断続させ、かつ、
スイッチング素子のオンデューティを変化させることに
より所望の直流電圧を得るスイッチング電源において、
入力される信号がハイレベルの期間にオン状態となるト
ランジスタ素子によるスイッチング素子、出力電圧を一
定に制御するために、所定の論理に従って制御信号のロ
ーレベルの期間を変化させ、制御信号の出力は相補動作
をする２つのトランジスタの接続点よりなされ、２つの
トランジスタ素子のそれぞれの端子と接続されている電
源端子、信号出力端子及び電流設定端子を有するパルス
幅変調方式の制御回路、信号出力端子に現れる電圧がハ
イレベルの期間にオン状態となり、電流設定端子とアー
ス等の基準電位点を短絡する補助スイッチング素子、信
号出力端子へ前記スイッチング素子を駆動するための直
流電圧を導くためのインピーダンス素子、を具備し、ス
イッチング素子の制御端子は電流設定端子に接続される
ことを特徴とする。
【００１２】
【発明の実施の形態】スイッチング電源のＰＷＭ制御回
路をＰＮＰ（Ｐチャネル）対応制御用ＩＣによって提供
し、ＮＰＮ型トランジスタによるスイッチング素子の他
に補助スイッチング素子を設ける。ここで、ＰＷＭ制御
回路の電源端子をスイッチング電源の入力端子に接続
し、信号出力端子を抵抗を介してスイッチング素子を駆
動するための電圧の供給点（ここでは入力端子）に接続
し、そして電流設定端子をスイッチング素子のベースに
接続する。また、補助スイッチング素子のコレクタをＰ
ＷＭ制御回路の電流設定端子に接続し、エミッタをアー
スに接続し、ベースをコンデンサを介してＰＷＭ制御回
路の信号出力端子に接続する。さらに前記コンデンサの
放電路を形成するダイオードを、補助スイッチング素子
のベースとアースの間に接続する。
路をＰＮＰ（Ｐチャネル）対応制御用ＩＣによって提供
し、ＮＰＮ型トランジスタによるスイッチング素子の他
に補助スイッチング素子を設ける。ここで、ＰＷＭ制御
回路の電源端子をスイッチング電源の入力端子に接続
し、信号出力端子を抵抗を介してスイッチング素子を駆
動するための電圧の供給点（ここでは入力端子）に接続
し、そして電流設定端子をスイッチング素子のベースに
接続する。また、補助スイッチング素子のコレクタをＰ
ＷＭ制御回路の電流設定端子に接続し、エミッタをアー
スに接続し、ベースをコンデンサを介してＰＷＭ制御回
路の信号出力端子に接続する。さらに前記コンデンサの
放電路を形成するダイオードを、補助スイッチング素子
のベースとアースの間に接続する。
【００１３】
【実施例】本発明を成すに当たって本発明者は、ＰＷＭ
制御回路の信号出力端子と電流設定端子のそれぞれに現
れる電圧信号が、正に位相が逆転した関係になることに
着目した。以下に、図１に示すスイッチング電源の回路
図を参照しながら、本発明の実施例を説明する。図１に
おいて、チョークコイルＬ２、ＮＰＮ型トランジスタに
よるスイッチングトランジスタＱ４、整流用のダイオー
ドＤ２及び平滑コンデンサＣ２によって、昇圧型のスイ
ッチング電源が形成されている。ＰＷＭ制御回路３は制
御用ＩＣによって提供され、その内部に構成された回路
の制御論理は、ＰＮＰ（Ｐチャネル）型トランジスタに
よるスイッチング素子を駆動制御するために負論理とな
っている。なお、ＰＷＭ制御回路３の内部は、制御信号
を出力するためにトーテムポール状態に接続され、相補
動作をするトランジスタＱ１及びＱ２のみ図示し、その
他の制御論理を構築する回路や付属する機能回路につい
ては図示を省略した。
制御回路の信号出力端子と電流設定端子のそれぞれに現
れる電圧信号が、正に位相が逆転した関係になることに
着目した。以下に、図１に示すスイッチング電源の回路
図を参照しながら、本発明の実施例を説明する。図１に
おいて、チョークコイルＬ２、ＮＰＮ型トランジスタに
よるスイッチングトランジスタＱ４、整流用のダイオー
ドＤ２及び平滑コンデンサＣ２によって、昇圧型のスイ
ッチング電源が形成されている。ＰＷＭ制御回路３は制
御用ＩＣによって提供され、その内部に構成された回路
の制御論理は、ＰＮＰ（Ｐチャネル）型トランジスタに
よるスイッチング素子を駆動制御するために負論理とな
っている。なお、ＰＷＭ制御回路３の内部は、制御信号
を出力するためにトーテムポール状態に接続され、相補
動作をするトランジスタＱ１及びＱ２のみ図示し、その
他の制御論理を構築する回路や付属する機能回路につい
ては図示を省略した。
【００１４】このＰＷＭ制御回路３の内部において、ト
ランジスタＱ１のコレクタが電源端子（Ｃ）に、トラン
ジスタＱ１のエミッタとトランジスタＱ２のコレクタの
接続点が信号出力端子（Ｏ）に、トランジスタＱ２のエ
ミッタが電流設定端子（Ｅ）に、それぞれ接続される。
そしてＰＷＭ制御回路３の外部においては、電源端子
（Ｃ）を入力端子１に接続し、信号出力端子（Ｏ）を抵
抗Ｒ５を介して入力端子１に接続し、電流設定端子
（Ｅ）をスイッチングトランジスタＱ４のベースに接続
する。またＰＷＭ制御回路３の電圧検出端子（ＦＢ）
は、出力端子２とアースとの間に接続された抵抗Ｒ１と
Ｒ２の直列回路の、その抵抗Ｒ１とＲ２の接続点に接続
する。図１に示す本発明においては、スイッチングトラ
ンジスタＱ４の他に補助スイッチングトランジスタＱ７
を設ける。この補助スイッチングトランジスタＱ７は、
そのコレクタを電流設定端子（Ｅ）に接続し、エミッタ
をアースに接続し、ベースをコンデンサＣ５を介して信
号出力端子（Ｏ）に接続する。そして補助スイッチング
トランジスタＱ７のベースにはさらにアノードがアース
に接続されたダイオードＤ３のカソードを接続する。
ランジスタＱ１のコレクタが電源端子（Ｃ）に、トラン
ジスタＱ１のエミッタとトランジスタＱ２のコレクタの
接続点が信号出力端子（Ｏ）に、トランジスタＱ２のエ
ミッタが電流設定端子（Ｅ）に、それぞれ接続される。
そしてＰＷＭ制御回路３の外部においては、電源端子
（Ｃ）を入力端子１に接続し、信号出力端子（Ｏ）を抵
抗Ｒ５を介して入力端子１に接続し、電流設定端子
（Ｅ）をスイッチングトランジスタＱ４のベースに接続
する。またＰＷＭ制御回路３の電圧検出端子（ＦＢ）
は、出力端子２とアースとの間に接続された抵抗Ｒ１と
Ｒ２の直列回路の、その抵抗Ｒ１とＲ２の接続点に接続
する。図１に示す本発明においては、スイッチングトラ
ンジスタＱ４の他に補助スイッチングトランジスタＱ７
を設ける。この補助スイッチングトランジスタＱ７は、
そのコレクタを電流設定端子（Ｅ）に接続し、エミッタ
をアースに接続し、ベースをコンデンサＣ５を介して信
号出力端子（Ｏ）に接続する。そして補助スイッチング
トランジスタＱ７のベースにはさらにアノードがアース
に接続されたダイオードＤ３のカソードを接続する。
【００１５】このような構成とした場合、以下のような
動作でスイッチングトランジスタＱ４が駆動制御され
る。ＰＷＭ制御回路３の内部のトランジスタＱ１とトラ
ンジスタＱ２は、ＰＷＭ制御回路３内に構築された制御
論理に従って相補的にオンオフする。先ずトランジスタ
Ｑ１がオン状態、トランジスタＱ２がオフ状態となって
いる時、信号出力端子（Ｏ）の電位はハイレベルとな
り、補助スイッチングトランジスタＱ７は、そのベース
にコンデンサＣ５を介して順方向バイアスを受け、オン
状態となる。この間、コンデンサＣ５は充電される。ト
ランジスタＱ２がオフ状態、補助スイッチングトランジ
スタＱ７がオン状態となることで電流設定端子（Ｅ）の
電位はローレベルまで低下する。するとスイッチングト
ランジスタＱ４のベースに電流が流入せず、スイッチン
グトランジスタＱ４はオフ状態となる。
動作でスイッチングトランジスタＱ４が駆動制御され
る。ＰＷＭ制御回路３の内部のトランジスタＱ１とトラ
ンジスタＱ２は、ＰＷＭ制御回路３内に構築された制御
論理に従って相補的にオンオフする。先ずトランジスタ
Ｑ１がオン状態、トランジスタＱ２がオフ状態となって
いる時、信号出力端子（Ｏ）の電位はハイレベルとな
り、補助スイッチングトランジスタＱ７は、そのベース
にコンデンサＣ５を介して順方向バイアスを受け、オン
状態となる。この間、コンデンサＣ５は充電される。ト
ランジスタＱ２がオフ状態、補助スイッチングトランジ
スタＱ７がオン状態となることで電流設定端子（Ｅ）の
電位はローレベルまで低下する。するとスイッチングト
ランジスタＱ４のベースに電流が流入せず、スイッチン
グトランジスタＱ４はオフ状態となる。
【００１６】この状態からトランジスタＱ１がオフ状態
へ、トランジスタＱ２がオン状態へ移行すると、抵抗Ｒ
５とトランジスタＱ２を介して入力電圧が、そしてトラ
ンジスタＱ２を介してコンデンサＣ５の充電電圧が、電
流設定端子（Ｅ）に印加される。ここでコンデンサＣ５
は、トランジスタＱ２を介して放電を開始し、ダイオー
ドＤ３に順方向の電流が流れる。するとダイオードＤ３
のアノード、カソード間に順方向降下電圧が現れ、この
順方向降下電圧により補助スイッチングトランジスタＱ
７は逆バイアスを受けてオフ状態となる。トランジスタ
Ｑ２がオン状態、補助スイッチングトランジスタＱ７が
オフ状態となることで電流設定端子（Ｅ）の電位がハイ
レベルとなり、スイッチングトランジスタＱ４のベース
に電流が流入する。その結果、スイッチングトランジス
タＱ４は順方向バイアスを受けてオン状態となる。この
時、スイッチングトランジスタＱ４のベース電流は、抵
抗Ｒ５を流れる電流とコンデンサＣ５の放電電流とによ
って供給される。
へ、トランジスタＱ２がオン状態へ移行すると、抵抗Ｒ
５とトランジスタＱ２を介して入力電圧が、そしてトラ
ンジスタＱ２を介してコンデンサＣ５の充電電圧が、電
流設定端子（Ｅ）に印加される。ここでコンデンサＣ５
は、トランジスタＱ２を介して放電を開始し、ダイオー
ドＤ３に順方向の電流が流れる。するとダイオードＤ３
のアノード、カソード間に順方向降下電圧が現れ、この
順方向降下電圧により補助スイッチングトランジスタＱ
７は逆バイアスを受けてオフ状態となる。トランジスタ
Ｑ２がオン状態、補助スイッチングトランジスタＱ７が
オフ状態となることで電流設定端子（Ｅ）の電位がハイ
レベルとなり、スイッチングトランジスタＱ４のベース
に電流が流入する。その結果、スイッチングトランジス
タＱ４は順方向バイアスを受けてオン状態となる。この
時、スイッチングトランジスタＱ４のベース電流は、抵
抗Ｒ５を流れる電流とコンデンサＣ５の放電電流とによ
って供給される。
【００１７】そして再びトランジスタＱ１がオン状態、
トランジスタＱ２がオフ状態へと移行すると、信号出力
端子（Ｏ）の電位がハイレベルとなり、補助スイッチン
グトランジスタＱ７はオン状態となる。トランジスタＱ
２がオフ状態、補助スイッチングトランジスタＱ７がオ
ン状態となることで電流設定端子（Ｅ）の電位はアース
電位（ローレベル）まで低下し、スイッチングトランジ
スタＱ４はターンオフする。この時、スイッチングトラ
ンジスタＱ４のベース領域に蓄積されていた電荷はオン
状態の補助スイッチングトランジスタＱ７を通して放電
する。その結果、スイッチングトランジスタＱ４の蓄積
電荷は急速に消滅することになり、スイッチングトラン
ジスタＱ４のターンオフ動作の速度が向上する。
トランジスタＱ２がオフ状態へと移行すると、信号出力
端子（Ｏ）の電位がハイレベルとなり、補助スイッチン
グトランジスタＱ７はオン状態となる。トランジスタＱ
２がオフ状態、補助スイッチングトランジスタＱ７がオ
ン状態となることで電流設定端子（Ｅ）の電位はアース
電位（ローレベル）まで低下し、スイッチングトランジ
スタＱ４はターンオフする。この時、スイッチングトラ
ンジスタＱ４のベース領域に蓄積されていた電荷はオン
状態の補助スイッチングトランジスタＱ７を通して放電
する。その結果、スイッチングトランジスタＱ４の蓄積
電荷は急速に消滅することになり、スイッチングトラン
ジスタＱ４のターンオフ動作の速度が向上する。
【００１８】図１におけるＰＷＭ制御回路３は、ＰＮＰ
（Ｐチャネル）対応制御用ＩＣによって提供されてお
り、その信号出力端子（Ｏ）に現れる制御信号（端子開
放時）は、出力電圧を定電圧制御するのに際して負論理
となっている。すなわち、出力電圧を上昇させる時には
制御信号のローレベルの期間を長くし、逆に出力電圧を
低下させる時には制御信号のローレベルの期間を短くす
る。この制御信号のローレベルの期間とはトランジスタ
Ｑ２がオン状態の期間に他ならない。図１に示す回路で
は、トランジスタＱ２がオン状態の時、電流設定端子
（Ｅ）に現れる電圧信号がハイレベルとなるよう構成し
ている。そしてトランジスタＱ２がオフ状態の時、電流
設定端子（Ｅ）に現れる電圧信号が確実にローレベルと
なるように補助スイッチングトランジスタＱ７を設けて
いる。この補助スイッチングトランジスタＱ７は、スイ
ッチングトランジスタＱ４のベース領域に蓄積された電
荷を、そのターンオフ時に急速に消滅させる作用も果た
す。
（Ｐチャネル）対応制御用ＩＣによって提供されてお
り、その信号出力端子（Ｏ）に現れる制御信号（端子開
放時）は、出力電圧を定電圧制御するのに際して負論理
となっている。すなわち、出力電圧を上昇させる時には
制御信号のローレベルの期間を長くし、逆に出力電圧を
低下させる時には制御信号のローレベルの期間を短くす
る。この制御信号のローレベルの期間とはトランジスタ
Ｑ２がオン状態の期間に他ならない。図１に示す回路で
は、トランジスタＱ２がオン状態の時、電流設定端子
（Ｅ）に現れる電圧信号がハイレベルとなるよう構成し
ている。そしてトランジスタＱ２がオフ状態の時、電流
設定端子（Ｅ）に現れる電圧信号が確実にローレベルと
なるように補助スイッチングトランジスタＱ７を設けて
いる。この補助スイッチングトランジスタＱ７は、スイ
ッチングトランジスタＱ４のベース領域に蓄積された電
荷を、そのターンオフ時に急速に消滅させる作用も果た
す。
【００１９】このような構成とすることにより、ＰＷＭ
制御回路３の電流設定端子（Ｅ）には、図２、図３の回
路における信号出力端子（Ｏ）とは逆の位相の、正論理
の電圧信号が得られる。従って、電流設定端子（Ｅ）に
現れる電圧信号によってＮＰＮ型のスイッチングトラン
ジスタＱ４を駆動すれば、ＰＮＰ（Ｐチャネル）対応制
御用ＩＣによって提供されるＰＷＭ制御回路３が出力電
圧を一定に制御することになる。図３の回路でもＰＮＰ
（Ｐチャネル）対応制御用ＩＣが電源の出力電圧を一定
に制御するが、図１の本発明の回路の方が構成が簡素で
あり、部品点数が少なくて済む。また図３の回路では、
インバータ４及びトランジスタＱ５、Ｑ６の駆動回路の
付加によって、信号出力端子（Ｏ）に現れる制御信号と
スイッチングトランジスタＱ４のベースに入力される電
圧信号との間に位相回転を生ずる。しかし図１の回路で
は、トランジスタＱ２の動作によって電流設定端子
（Ｅ）に現れる電圧信号が、直接、スイッチングトラン
ジスタＱ４に入力されており、例え補助スイッチングト
ランジスタＱ７によって位相回転を生じても、その量は
小さい。そのため、信号の位相回転に起因する動作不具
合が発生しない。
制御回路３の電流設定端子（Ｅ）には、図２、図３の回
路における信号出力端子（Ｏ）とは逆の位相の、正論理
の電圧信号が得られる。従って、電流設定端子（Ｅ）に
現れる電圧信号によってＮＰＮ型のスイッチングトラン
ジスタＱ４を駆動すれば、ＰＮＰ（Ｐチャネル）対応制
御用ＩＣによって提供されるＰＷＭ制御回路３が出力電
圧を一定に制御することになる。図３の回路でもＰＮＰ
（Ｐチャネル）対応制御用ＩＣが電源の出力電圧を一定
に制御するが、図１の本発明の回路の方が構成が簡素で
あり、部品点数が少なくて済む。また図３の回路では、
インバータ４及びトランジスタＱ５、Ｑ６の駆動回路の
付加によって、信号出力端子（Ｏ）に現れる制御信号と
スイッチングトランジスタＱ４のベースに入力される電
圧信号との間に位相回転を生ずる。しかし図１の回路で
は、トランジスタＱ２の動作によって電流設定端子
（Ｅ）に現れる電圧信号が、直接、スイッチングトラン
ジスタＱ４に入力されており、例え補助スイッチングト
ランジスタＱ７によって位相回転を生じても、その量は
小さい。そのため、信号の位相回転に起因する動作不具
合が発生しない。
【００２０】なお、図１に示す本発明の実施例では、ス
イッチング素子及び補助スイッチング素子にＮＰＮ型ト
ランジスタを使用した場合について説明したが、スイッ
チング素子及び補助スイッチング素子がＮチャネル型の
ＦＥＴでも本発明が適用できることは言うまでも無い。
また制御用ＩＣについても、その内部の相補動作をする
２つのトランジスタ（図１中のＱ１、Ｑ２）がＮＰＮ型
トランジスタによって構成されているものに限定されな
い。一方がＮＰＮ型、他方がＰＮＰ型であっても構わな
い。そして、ＮＰＮ（Ｎチャネル）型トランジスタをス
イッチング素子に使用したスイッチング電源の一例とし
て、図１の実施例では昇圧型コンバータの回路を示した
が、これに限定されず、トランスを使用した降圧コンバ
ータや極性反転型コンバータ等にも応用できる。
イッチング素子及び補助スイッチング素子にＮＰＮ型ト
ランジスタを使用した場合について説明したが、スイッ
チング素子及び補助スイッチング素子がＮチャネル型の
ＦＥＴでも本発明が適用できることは言うまでも無い。
また制御用ＩＣについても、その内部の相補動作をする
２つのトランジスタ（図１中のＱ１、Ｑ２）がＮＰＮ型
トランジスタによって構成されているものに限定されな
い。一方がＮＰＮ型、他方がＰＮＰ型であっても構わな
い。そして、ＮＰＮ（Ｎチャネル）型トランジスタをス
イッチング素子に使用したスイッチング電源の一例とし
て、図１の実施例では昇圧型コンバータの回路を示した
が、これに限定されず、トランスを使用した降圧コンバ
ータや極性反転型コンバータ等にも応用できる。
【００２１】
【発明の効果】以上に述べたように本発明は、ＮＰＮ
（Ｎチャネル）型トランジスタによるスイッチング素子
を有し、ＰＮＰ（Ｐチャネル）対応制御用ＩＣによって
ＰＷＭ制御回路を提供するスイッチング電源において、
ＰＷＭ制御回路の電流設定端子をスイッチング素子の制
御端子に接続し、信号出力端子をインピーダンス素子を
介して駆動電圧の供給点に接続し、さらに、信号出力端
子に現れる電圧信号がハイレベルの期間にオン状態とな
る補助スイッチング素子を、電流設定端子とアース等の
基準電位点との間に接続したものである。このような構
成とすることにより、ＮＰＮ（Ｎチャネル）型のスイッ
チング素子をＰＮＰ（Ｐチャネル）対応制御用ＩＣによ
って、出力電圧が一定となるように駆動制御することが
できる。そして、その構成は非常に簡素であり、付加す
る部品も少なくて済むため、スイッチング電源の形状の
大型化とコストの上昇を最小限に抑えることができる。
また、その構成の簡素さから、フィードバック系におけ
る伝達信号の位相回転がわずかであり、位相回転に起因
する動作不具合が生じない。従って本発明によれば、止
むを得ずＮＰＮ（Ｎチャネル）型トランジスタによるス
イッチング素子をＰＮＰ（Ｐチャネル）対応制御用ＩＣ
で駆動制御しなければならない場合でも、小型で低コス
ト、そして動作信頼性の高いスイッチング電源とするこ
とができる。
（Ｎチャネル）型トランジスタによるスイッチング素子
を有し、ＰＮＰ（Ｐチャネル）対応制御用ＩＣによって
ＰＷＭ制御回路を提供するスイッチング電源において、
ＰＷＭ制御回路の電流設定端子をスイッチング素子の制
御端子に接続し、信号出力端子をインピーダンス素子を
介して駆動電圧の供給点に接続し、さらに、信号出力端
子に現れる電圧信号がハイレベルの期間にオン状態とな
る補助スイッチング素子を、電流設定端子とアース等の
基準電位点との間に接続したものである。このような構
成とすることにより、ＮＰＮ（Ｎチャネル）型のスイッ
チング素子をＰＮＰ（Ｐチャネル）対応制御用ＩＣによ
って、出力電圧が一定となるように駆動制御することが
できる。そして、その構成は非常に簡素であり、付加す
る部品も少なくて済むため、スイッチング電源の形状の
大型化とコストの上昇を最小限に抑えることができる。
また、その構成の簡素さから、フィードバック系におけ
る伝達信号の位相回転がわずかであり、位相回転に起因
する動作不具合が生じない。従って本発明によれば、止
むを得ずＮＰＮ（Ｎチャネル）型トランジスタによるス
イッチング素子をＰＮＰ（Ｐチャネル）対応制御用ＩＣ
で駆動制御しなければならない場合でも、小型で低コス
ト、そして動作信頼性の高いスイッチング電源とするこ
とができる。
【図１】 本発明によるスイッチング電源の実施例の回
路図。
路図。
【図２】 スイッチング素子がＰＮＰ型、ＰＷＭ制御回
路がＰＮＰ（Ｐチャネル）対応制御用ＩＣの場合の、従
来のスイチング電源の回路図。
路がＰＮＰ（Ｐチャネル）対応制御用ＩＣの場合の、従
来のスイチング電源の回路図。
【図３】 スイッチング素子がＮＰＮ型、ＰＷＭ制御回
路がＰＮＰ（Ｐチャネル）対応制御用ＩＣの場合の、従
来のスイチング電源の回路図。
路がＰＮＰ（Ｐチャネル）対応制御用ＩＣの場合の、従
来のスイチング電源の回路図。
１、２ 入、出力端子 ３ ＰＷＭ制御回路 ４ インバータ Ｑ１、Ｑ２ 制御用ＩＣ内の相補動作をするトランジス
タ Ｑ３ ＰＮＰ型のスイッチングトランジスタ Ｑ４ ＮＰＮ型のスイッチングトランジスタ Ｑ７ 補助スイッチングトランジスタ Ｒ３、Ｒ４ 電流設定用の抵抗 Ｒ５ インピーダンス素子としての抵抗 Ｃ２ 平滑コンデンサ Ｃ５ コンデンサ（容量素子）
タ Ｑ３ ＰＮＰ型のスイッチングトランジスタ Ｑ４ ＮＰＮ型のスイッチングトランジスタ Ｑ７ 補助スイッチングトランジスタ Ｒ３、Ｒ４ 電流設定用の抵抗 Ｒ５ インピーダンス素子としての抵抗 Ｃ２ 平滑コンデンサ Ｃ５ コンデンサ（容量素子）
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/155 H03K 3/017 H03K 17/73
Claims (2)
- 【請求項１】 スイッチング素子をオンオフすることに
より電流を断続させ、かつ、該スイッチング素子のオン
デューティを変化させることにより所望の直流電圧を得
るスイッチング電源において、 当該スイッチング素子は入力される信号がハイレベルの
期間にオン状態となるトランジスタ素子によるスイッチ
ング素子であり、 出力電圧を一定に制御するために、出力電圧に応じて制
御信号のローレベルの期間を変化させるよう相補動作を
する2つのトランジスタ、一方のトランジスタのコレク
タと入力端子を接続する電源端子、該一方のトランジス
タのエミッタと他方のトランジスタのコレクタとの接続
点から制御信号を出力する信号出力端子、該他方のトラ
ンジスタのエミッタに接続された電流設定端子を備えた
パルス幅変調方式の制御回路、 該制御回路の信号出力端子に現れる電圧がハイレベルの
期間にオン状態となり、該電流設定端子とアース等の基
準電位点とを短絡する補助スイッチング素子、 該信号出力端子と入力端子間に接続されて前記スイッチ
ング素子を駆動するための直流電圧を導くためのインピ
ーダンス素子、 を具備し、該スイッチング素子の制御端子が該電流設定
端子に接続されたことを特徴とするスイッチング電源。 - 【請求項２】 スイッチング素子をオンオフすることに
より電流を断続させ、かつ、該スイッチング素子のオン
デューティを変化させることにより所望の直流電圧を得
るスイッチング電源において、 当該スイッチング素子は入力される信号がハイレベルの
期間にオン状態となるトランジスタ素子によるスイッチ
ング素子であり、 出力電圧を一定に制御するために、出力電圧に応じて制
御信号のローレベルの期間を変化させるよう相補動作を
する2つのトランジスタ、一方のトランジスタのコレク
タと入力端子を接続する電源端子、該一方のトランジス
タのエミッタと他方のトランジスタのコレクタとの接続
点から制御信号を出力する信号出力端子、該他方のトラ
ンジスタのエミッタに接続された電流設定端子を備えた
パルス幅変調方式の制御回路、 該制御回路の信号出力端子に現れる電圧がハイレベルの
期間にオン状態となり、該電流設定端子とアース等の基
準電位点とを短絡する補助スイッチング素子、 該補助スイッチング素子の制御端子と該信号出力端子と
の間に接続された容量素子、 該信号出力端子と入力端子間に接続されて前記スイッチ
ング素子を駆動するための直流電圧を導くためのインピ
ーダンス素子、 を具備し、該スイッチング素子の制御端子が該電流設定
端子に接続されたことを特徴とするスイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08739396A JP3229545B2 (ja) | 1996-03-15 | 1996-03-15 | スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08739396A JP3229545B2 (ja) | 1996-03-15 | 1996-03-15 | スイッチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09252574A JPH09252574A (ja) | 1997-09-22 |
| JP3229545B2 true JP3229545B2 (ja) | 2001-11-19 |
Family
ID=13913647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08739396A Expired - Fee Related JP3229545B2 (ja) | 1996-03-15 | 1996-03-15 | スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3229545B2 (ja) |
-
1996
- 1996-03-15 JP JP08739396A patent/JP3229545B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09252574A (ja) | 1997-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7692474B2 (en) | Control circuit for a high-side semiconductor switch for switching a supply voltage | |
| US20020154524A1 (en) | Charge pump rash current limiting circuit | |
| EP0790698B1 (en) | Method of driving power converter | |
| US5546043A (en) | Circuit arrangement for driving an MOS field-effect transistor | |
| US5412257A (en) | High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump | |
| JPH08103098A (ja) | 電子的スイッチのスイッチング用レベルシフタを有する集積形制御回路 | |
| EP0800722B1 (en) | Cmos driver circuit | |
| US20070285130A1 (en) | Floating driving circuit | |
| JPH06503222A (ja) | プログラムされたゲート・ドライブ電圧を持つ、ミニアチヤ化されたスイツチング電源 | |
| US5381044A (en) | Bootstrap circuit for driving a power MOS transistor | |
| US5534769A (en) | Synchronous rectifying circuit | |
| JPS63111710A (ja) | パルス増幅器の駆動回路 | |
| US4908752A (en) | DC-to-DC voltage-increasing power source | |
| JP3229545B2 (ja) | スイッチング電源 | |
| US6229339B1 (en) | Circuit for driving switching element | |
| JP3379556B2 (ja) | スイッチング素子を有する回路装置 | |
| JP3118424B2 (ja) | 自励式スイッチング電源 | |
| JP3469455B2 (ja) | スイッチング電源装置 | |
| US6801065B2 (en) | Transistor output circuit, semiconductor device including transistor output circuit, and switching electric power unit having transistor output circuit | |
| JPH11308875A (ja) | 圧電体駆動装置 | |
| JPH11234108A (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
| US11777497B1 (en) | Efficiency concept for driving a PMOS and NMOS full-bridge power stage | |
| JP2824469B2 (ja) | 半導体集積回路装置 | |
| JP2003348824A (ja) | スイッチング電源用のドライブ回路 | |
| CN118920858A (zh) | 一种内置高边电荷泵电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |