JPS63111710A - パルス増幅器の駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、音声信号、電力増幅およびモータ駆動制御等
に適用されるパルス幅変調（Ｐ　Ｗ　Ｍ　）信号を増幅
するパルス増幅器の駆動回路に関する。

（従来の技術） ＰＷＭは信号レベルに応じてその信号の周波数成分より
も十分に高い繰返し周波数のパルス信号のパルス幅を変
化させるもので、パルス幅変調して椿たパルス幅変調信
号を損失の小さいパルス増幅を行なうことによって高い
電力効率を得ることができる。また、復調は繰返し周波
数を阻止する低域ろ波器にＰＷＭ信号を通すことによっ
て容易に行える。

ところで、このようなＰＷＭ信号を利用したものとして
ＰＷＭ信号を電力増幅してモータ等に供給し、このモー
タを駆動制御するＨ形パルス増幅器と称されるものがあ
る。第２図はこのＨ形パルス増幅器の構成図であって、
入力端子１．２にはそれぞれ互いに１８０°位相の異な
る相補形の各ＰＷＭ信号Ｐａ、Ｐｂが入力され、このう
ちＰＷＭ信号Ｐａが駆動回路３．４に送られるとともに
ＰＷＭ信号ｐｂが駆動回路５．６に送られるようになっ
ている。これら駆動回路３〜６の出力端にはそれぞれ電
界効果トランジスタ（ＦＥＴ）から成るスイッチング素
子としてのパワートランジスタ７．８．９．１ｏが接続
され、そしてパワートランジスタ７と１０との各ドレイ
ンが共通接続されて直流電源１１の正極に接続され、ま
た各パワートランジスタ４と９との各ソースが共通接続
されて直流電源１１の負極に接続されている。

そして、負荷１２がパワートランジスタ７．１０のソー
スとパワートランジスタ４．９のドレインとの間に接続
されている。そこで、ＰＷＭ信号ｐａがハイレベルとな
ると、各駆動回路３．４を通して各パワートランジスタ
４．７が同時に導通して負荷１２に負荷電流１１が流れ
、またＰＷＭ信号Ｐｂがハイレベルとなると、各駆動回
路５．６を通して各パワートランジスタ９．１０が同時
に導通して負荷１２に負荷電流１２が流れる。このよう
に各ＰＷＭ信号Ｐａ、Ｐｂのレベル変化に従ってパワー
トランジスタ７．８および９．１０が別々に導通して負
荷電流１１．１２が負荷１２に供給される。ところが、
このような構成の回路では個々のパワートランジスタに
安定した入力電圧を入力するために直流電源１１と各駆
動回路３〜６に電力を供給する電源とは分離され、各駆
動回路３〜７は電気的に絶縁する必要がある。また、Ａ
、Ａ′点の電位はほぼ一定であるが、Ｂ、Ｂ′点の電位
は負荷電流：１．１２の流れる方向が異なるためにＡ、
Ａ−点を基準電位とすれば、パワートランジスタ７．１
０はＰ型トランジスタを使用し、またパワートランジス
タ８．９はＮ型トランジスタを使用しなければならない
という制限が生じる。

そこで、このような制限を無くすために各駆動回路の′
Ｒ８！をフローティングにしてＢ、Ｂ−点の電位を基準
とすることが行われている。第３図はフローティング電
源を使用した例を示す構成図である。なお、説明を簡単
とするために１つのパワートランジスタ２０に対する構
成のみ示しである。

ＰＷＭ信号ｐｃが入力するドライバ２１の出力端にはホ
トカブラ２２が接続され、さらにこのホトカブラ２２に
励振器２３が接続されている。この励振器２３は、立ち
上がり立ち下がりが良好でかつ出力インピーダンスが小
さい相補型トランジスタにより構成したシングルエンド
プッシュプル（ＳＥＰＰ）型の出力回路が使用されてい
る。そして、この励振器２３の出力端に低抵抗２４を介
してパワートランジスタ２０のゲートが接続されている
。なお、２５はダミー抵抗である。そして、励振器２３
に対する専用電［２６が設けられる。

このような回路構成であれば、ＰＷＭ信号ｐｃがドライ
バ２１に入力されると、このドライバ２１によってホト
カブラ２２が作動して電気的に絶縁されてＰＷＭ信号Ｐ
ｃが励振器２３に伝えられる。

そうして、この励振器２３によってＰＷＭ信号Ｐｃに応
じたパルス電圧が低抵抗２４を通してパワートランジス
タ２０のゲート−ソース間に加えられる。かくして、こ
のパワートランジスタ２０がＰＷＭ信号Ｐｃのレベル変
化に応じて導通制御される。ところで、励振器２３の接
地電位はパワートランジスタ２０のソース電位と同一と
しなければならないが、このソース電位は前述したよう
に大幅に変動する。従って、励振器２３の電源は前記専
用′ｉ４源２６を設けて電力を供給することになる。こ
のように専用電源２６を設けて、この電源２６の構成を
トランス２６ａを使用して外部の電位と絶縁しなければ
安定した動作は望めない。

（発明が解決しようとする問題点） 以上のように従来の回路では各駆動回路３〜６に対する
別途電源回路を必要としフローディン電源化して外部の
電位と絶縁する必要があった。

そこで本発明は、各スイッチング素子のスイッチング速
度を損うことなくかつ専用のフローティング電源を全く
不要としたパルス増幅器の駆動回路を提供することを目
的とする。

［発明の構成］ （問題点を解決するための手段） 本発明は、導通時に負荷へ電力を供給する複数のスイッ
チング素子から構成されるパルス増幅器を駆動するパル
ス増幅器の駆動回路において、パルス幅変調信号を受け
てこのパルス幅変調信号がハイレベル又はローレベルに
変化するに応じてスイッチング素子の入力側に形成され
る等圃容口に対して充放電を行なわしめてスイッチング
素子を導通制御する充放電回路を備えて上記目的を達成
しようとするパルス増幅器の駆動回路である。

（作用） このような手段を備えたことにより、スイッチング素子
の入力側に形成される等価容量に対して充放電回路によ
りパルス幅変調信号のハイレベル又はローレベルに変化
するに応じて充放電が行われ、この充放電によりスイッ
チング素子が導通制御される。

（実施例） 以下、本発明の一実施例について第１図に示すパルス増
幅器の駆動回路の全体構成図を参照して説明する。なお
、第１図は説明を簡単にするために１つのパワートラン
ジスタに対する構成のみ示しである。３０．３１．３２
．３３はそれぞれＨ形増幅器を構成するスイッチング素
子としてのパワートランジスタであって、ＦＥＴが用い
られている。このＨ形増幅器の構成は、パワートランジ
スタ３０．３１の各ドレインが共通接続されて直流型１
１１３４の正極に接続され、またパワートランジスタ３
２．３３の各ソースが共通接続されて直流電源３４の負
極に接続されている。そして、パワートランジスタ３０
．３１の各ソースとパワートランジスタ３２．３３の各
ドレインとの間に負荷３５が接続されている。

さて、３６は充放電回路であって、これはパルス幅変調
信号Ｐｄを受けてこのパルス幅変調信号Ｐｄがハイレベ
ル又はローレベルに変化するに応じてパワートランジス
タ３０の入力側つまりゲート−ソース間に形成される等
価容量に対して充放電を行なわしめてパワートランジス
タ３０を導通制御するものである。具体的な構成は次の
通りである。入力端子３７には反転素子３８を介してド
ライバ３９が接続され、さらにこのドライバ３つの出力
端が２系統に分岐されてその一方がホトカブラ４０のホ
トダイオード４０ａに接続され、他方がドライバ４１の
入力端に接続されている。そして、このドライバ４１の
出力端に反転素子４２を介してホトカブラ４３のホトダ
イオード４３ａが接続され、さらにこのホトカブラ４３
のホトトランジスタ４３ｂにＮＰＮ形トランジスタＱ１
が接続されている。なお、ホトトランジスタ４３ｂとＮ
ＰＮ形トランジスタＱ１とは、ホトトランジスタ４３ｂ
のコレクタとＮＰＮ形トランジスタＱ１のコレクタとが
接続されるとともにホトトランジスタ４３ｂのエミッタ
とＮＰＮ形トランジスタＱ１のベースおよびエミッタと
がそれぞれ抵抗Ｒ１、Ｒ２を介して接続されている。一
方、前記ホトカブラ４０のホトトランジスタ４０ｂにＰ
ＮＰ形トランジスタＱ２が接続されている。そして、こ
のホトトランジスタ４０ｂとＰＮＰ形トランジスタＱ２
とは、ホトトランジスタ４０ｂのコレクタとＰＮＰ形ト
ランジスタＱ２のエミッタおよびベースとがそれぞれ抵
抗Ｒ３、Ｒ４を介して接続されるとともにホトトランジ
スタ４１ｂのエミッタとＰＮＰ形トランジスタＱ１のコ
レクタとが接続されている。そして、ＮＰＮ形トランジ
スタＱ１のエミッタとＰＮＰ形トランジスタＱ２のエミ
ッタとが共通接続されて抵抗Ｒ５を介してパワートラン
ジスタ３０のゲートに接続されている。かくして、この
ような構成とすることによりＮＰＮ形トランジスタＱ１
が導通したときに後述する整流回路５０からの電力がパ
ワートランジスタＱ１の等価容量に対して充電作用し、
またＰＮＰ形トランジスタＱ２が導通したときにパワー
トランジスタ３０の等価容量に充電された電荷を放電さ
せるように作用させることになる。

前記整流回路５０は直流Ｔｉ７１１３４の電力を充放電
回路３６の各トランジスタＱ１、Ｑ２に供給するもので
、ａ、ａ一端子がそれぞれ直流電源３４の正および負極
に接続されるとともに子種出力端子がＮＰＮ型トランジ
スタＱ１のコレクタに接続され、一種出力端子がＰＮＰ
型トランジスタＱ２のコレクタに接続されている。また
、コモン端子がパワートランジスタ３０．３２の接続点
に接続されている。具体的な内部構成は次の通りである
。

ａ端子に直流１［３４から見て順方向にダイオード５１
が接続され、このダイオード５１に低抵抗５２と電流制
限抵抗５３との直列回路が接続されている。そして、低
抵抗５２とコモン端子との間にコンデンサ５４が接続さ
れるとともに電流制限抵抗５３とコモン端子との間にツ
ェナダイオード５５とコンデンサ５６との並列回路が接
続されている。一方、ｂ端子に直流電源３４から見て逆
方向にダイオード５７が接続され、このダイオード５７
に低抵抗５８と電流制限抵抗５９との直列回路が接続さ
れている。そして、低抵抗５８とコモン端子との間にコ
ンデンサ６０が接続されるとともに電流制限抵抗５９と
コモン端子との間にツェナダイオード６１とコンデンサ
６２との並列回路が接続されている。なお、各コンデン
サ５６．６２は応答速度を向上させるためもので、各パ
ワートランジスタ３０〜３３の各ゲート−ソース間の等
価容量よりも十分大きな容量に設定されている。

次に上記の如く構成された回路の作用について説明する
。入力端子３７にＰＷＭ信号Ｐｄが入力しこのＰＷＭ信
号Ｐｄがハイレベルとなると、ドライバ３９の出力レベ
ルはＯ−レベルとなるとともにドライバ４１の出力レベ
ルは反転素子４２を通ることによりハイレベルとなる。

これにより、ホトカブラ４０は作動せずにＰＮＰ型トラ
ンジスタＱ２は非導通状態にある。一方、ホトカブラ４
３は作動してホトトランジスタ４３ｂに２次電麺が流れ
てＮＰＮ型トランジスタＱ１を導通状態とする。従って
、整流回路５０の子種出力端子からＮＰＮ型トランジス
タＱ１を通してパワートランジスタ３０のゲート−ソー
ス間にパルス電圧が加えられる。ここで、パワートラン
ジスタ３０であるＦＥＴは電圧制御であるので、ゲート
ソース間に生じる等価容ｌに充電が行われたのと同じこ
とになる。これによりパワートランジスタ３０はそのゲ
ート−ソース間の電圧が所定値以上となって導通状態と
なる。次にＰＷＮ信号Ｐｄがローレベルとなると、ドラ
イバ３９の出力レベルはハイレベルとなるとともにドラ
イバ４１の出力レベルは反転素子４２を通ることにより
ローレベルとなる。これにより、ホトカブラ４３は作動
せずにＮＰＮ型トランジスタＱ１は非導通状態にある。

一方、ホトカブラ４０は作動するので、ＰＮＰ型トラン
ジスタＱ２のエミッターコレクタ間に電流が流れ、かく
してパワートランジスタ３０のゲート−ソース間の等価
容量に充電されている電荷が同時に放電される。このよ
うにＰＷＭ信号Ｐｄのレベルが変化するに応じてパワー
トランジスタ３０のゲート−ソース間の等価容】に対し
て充放電が行なわれてパワートランジスタ３０を導通制
御する。そうして、各パワートランジスタ３０〜３３に
対して上記と同一の作用が行われてパワートランジスタ
３０．３３とパワートランジスタ３１．３２とがそれぞ
れ同時に導通して負荷３５に負荷電流が供給される。

このように上記一実施例においては、ＰＷＭ信号Ｐｄを
受けてこのＰＷＭ信号Ｐｄがハイレベル又はローレベル
に変化するに応じてパワートランジスタ３０〜３３のゲ
ート−ソース間に形成される等価容量に対して充放電を
行なわしめてパワートランジスタ３０〜３３を導通制御
する構成としたので、充放電回路３６で消費される電流
型が従来に比して大幅に小さくなり、これにより充放電
回路３６への電力供給を各パワートランジスタ３０〜３
３へは電力を供給する直流電源３４と整流回路５０を通
して共通化できる。そして、各パワートランジスタ３０
〜３３のスイッチング速度は充放電回路３６により高応
答で行える。従って、別途容量の大きな電源やフローテ
ィング電源が全く不要となる。また、整流回路５０にお
ける低抵抗５２．５８の抵抗値を可能な範囲で小さくし
かつコンデンサ５４．６０の容量を大きくすることによ
って安定した電力供給ができて各パワートランジスタ３
０〜３３のスイッチング動作を安定化できる。

なお、本発明は上記一実施例に限定されるものでなくそ
の主旨を逸脱しない馳囲で変形してもよい。例えば、各
ホトカブラ４０．４３が高速応答で高伝達効率のもので
あれば、各トランジスタＱ１、Ｑ２は省略してもよい。

［発明の効果コ 以上詳記したように本発明によれば、各パワートランジ
スタのスイッチング速度を損うことなくかつ専用のフロ
ーティング電源を全く不要としたパルス増幅器の駆動回
路を提供できる。

【図面の簡単な説明】

第１図は本発明に係わるパルス増幅器の駆動回路の一実
施例を示す構成図、第２図および第３図は従来回路の構
成図である。 ３０〜３３・・・パワートランジスタ、３４・・・直流
電源、３５・・・負荷、３６・・・充放電回路、３９゜
４１・・・ドライバ、３８．４２・・・反転素子、４０
゜４３・・・ホトカブラ、５０・・・整流回路、Ｑｌ・
・・ＮＰＮ型トランジスタ、Ｑ２・・・ＰＮＰ型トラン
ジスタ。 出願人代理人　弁理士　鈴江武彦 第　２　図 第３ｔＸｌ

Claims (1)

【特許請求の範囲】
1. 導通時に負荷へ電力を供給する複数のスイッチング素子
   から構成されるパルス増幅器を駆動するパルス増幅器の
   駆動回路において、パルス幅変調信号を受けてこのパル
   ス幅変調信号がハイレベル又はローレベルに変化するに
   応じて前記スイッチング素子の入力側に形成される等価
   容量に対して充放電を行なわしめて前記スイッチング素
   子を導通制御する充放電回路を備え、この充放電回路と
   前記スイッチング素子との電源を共通化することを特徴
   とするパルス増幅器の駆動回路。