JPS5916447B2 - リレ−回路 - Google Patents

Description

【発明の詳細な説明】 この発明は、例えばＣＰＵを遠隔操作するために高い交
流電圧で伝送された信号を、上記ＣＰＵの入力に入るよ
うな直流信号に変換する機能を有するリレー回路の改良
に関するものである。

従来のこの種の回路として第１図に示すものがあった。

図において、１，２は回路の入力端子、４は回路の出力
端子、５は接地端子、Ｄ１〜Ｄ４はそれぞれ入力端子１
，２に入って来る交流入力信号を整流する整流回路を構
成するダイオード、Ｃ１はコンデンサである。

１４は前記入力信号を電位的に分離して次段に伝達する
ためのフォトカプラであり、発光ダイオードＤ、および
ホトトランジスタＱ１ から構成されている。

１２は上記フォトカプラ１４により伝達された信号を増
幅および波形整形する回路である。

３は上記増幅および波形整形回路１２を動作させる直流
電圧を供給するための電源端子である。

１３はリレー回路によって制御されるＣＰｔＪである。

１１は入力端子１，２間に交流信号を伝送する信号源で
ある。

次に動作について説明する。

第１図において、入力端子１，２間には、交流入力信号
を与えるための交流電源１０およびリレー９を直列接続
する。

電源端子３と接地端子５間には、ＣＰＵ１３の入力信号
電圧である５〜２４Ｖの直流電圧を印加する。

また、出力端子４は制御するＣＰＵ１３の入力端子６に
接続する。

今、時間ｔ。

でリレー９をオンさせて、交流信号源１１の出力端子７
，８より、商用周波数で１００〜２００Ｖの交流信号電
圧を回路の入力端子１，２間に伝送する。

このとき、回路の入力端子１，２間には、第３図ａに示
すように、交流入力信号電圧が印加される。

この交流電圧は、ダイオードＤ１〜Ｄ４、コンデンサＣ
１、および抵抗Ｒ１，Ｒ２により整流され、コンデンサ
ーの両端間には第３図すに示すような直流電圧が現われ
る。

このとき、フォトカプラ１４の発光素子である発光ダイ
オードＤ、には、抵抗Ｒ２を通して電流が流れ、発光ダ
イオードＤ、が発光し、フォトトランジスタＱ１が受光
するので、ホトトランジスタＱ１がオンする。

その後時間ｔ４でリレー９をオフすると、コンデンサＣ
１の電荷が抵抗Ｒ２を通して放電し、コンデンサＣ１の
両端間電圧がゼロに下がる。

従って、発光ダイオードＤ５に電流が供給されなくなり
、フォトトランジスタＱ１ はオフする。

以上のように入力端子１，２間に入る入力信号がフォト
トランジスタＱ１に直流信号として伝達され、出力端子
４には波形整形および増幅回路１２を通して第３図Ｃに
示すような完全な方形波出力が出て来る。

しかしながら、第１図のような従来回路によれば、リレ
ー９の投入位致によってはチャタリング現象が発生する
不都合がある。

すなわち、第１図の回路では、出力がオンとなるときの
、コンデンサＣ１の両端の電圧レベルと、出力がオフと
なるときのコンデンサＣ１の両端の電圧レベルが等しく
なっている。

このため、交流入力信号が第３図ａに示すような位相で
投入された場合、入力信号供給後、電圧の極性が変る時
点ｔ１においては、第３図すに示すようにコンデンサＣ
１の両端電圧が一度フォトカプラ１４のオンレベル以上
になってもすぐにオフレベル以下に下がってしまい、入
力信号が印加され続けているにもかかわらず出力がオフ
してしまうというような誤動作が生じる。

また、従来回路においては、交流入力信号をオフしたと
き、コンデンサＣ０の両端電圧が抵抗Ｒ２および発光ダ
イオードＤ５を通して放電されてゆくので、コンデンサ
Ｃ１の放電が終るまで発光ダイオードＤ、には電流が流
れ続けるため、入力信号をオフ（時間ｔ４）シてから、
出力がオフ（時間１６ ）するまでの応答時間が数１０
ｍ５と長くなるという不都合がある。

更に、入力信号源１１の出力端子７，８間と回路の入力
端子１，２間を接続する配線が長い場合には、配線間の
容量ＣＬが大きくなり、リレー９が開路状態でも、交流
電源１０および配線容量ＣＬを通して、入力端子１，２
間に入力信号電圧が印加され、発光ダイオードＤ５には
電流が流れ出力がオンするという誤動作が生じることが
あった。

また、従来上記チャタリング現象を防止できるようにし
たものとして特開昭５゛０−５７１６３号公報に記載さ
れているように、フォトカプラの発光素子に基準電圧以
上の電圧により導通ずるスイッチング素子（電気弁）を
直列接続したものがあったが、この公報記載のものでは
、誤動作耐量が小さいため上記基準電圧以上のパワーの
ノイズが入力されると誤動作する問題があり、かといっ
てこれを防止するため上記基準電圧をむやみに高く設定
することはできないものであった。

本発明者は、かかる従来の状況において、スイッチング
素子の両端電圧が上記基準電圧以下の状態でノイズ等が
入力されたような場合は、該ノイズが上記発光素子をバ
イパスするようにすれば、誤動作耐量を飛躍的に向上で
きる点に着目して本発明をなしたものであり、本発明の
主な目的は、上記チャタリング現象の発生を抑制でき、
さらには誤動作耐量を向上できると共に、オフ時の応答
時間を短縮できる装置を提供することであり、またこの
発明の他の目的は、これＣ２加えて更に配線容量による
誤動作を防止することである。

そこで本発明は、発光素子と、コンデンサの両端電圧が
所定レベルに達した時オンする第１のスイッチング素子
との直列体に、上記コンデンサの両端電圧が所定レベル
に達した時オフする第２のスイッチング素子を並列に接
続したものである。

以下、図を参照してこの発明の一実施例について説明す
る。

第２図はこの発明の一実施例を示す回路図であり、第１
図と異なるところは、発光ダイオードＤ。

と直列にスイッチング素子１５および抵抗Ｒ８を接続す
ると共に、抵抗Ｒ６と定電圧ダイオードＺＤの直列接続
体をコンデンサＣ１に並列接続し、更にコレクタとエミ
ッタが発光ダイオードＤ、とスイッチング素子１５の直
列接続体の両端に夫々接続され、ベースが順方向接続さ
れたダイオードＤ６を介して、上記抵抗Ｒ６と定電圧ダ
イオードＺＤの接続点に接続されたトランジスタＱ２を
設け、このトランジスタＱ２のベース・エミッタ間に抵
抗Ｒ７を接続した点と、入力端子１，２間にバイパス用
のコンデンサＣ２と抵抗Ｒ６の並列接続体を接続すると
共に、この並列接続体と入力端子１との間に抵抗Ｒ４を
挿入した点である。

第２図に示す回路において、入力端子１，２間に第３図
ａに示すような交流入力信号電圧が印加されると、第３
図ｄに示すように抵抗Ｒ１、ダイオードＤ１〜Ｄ４を通
してコンデンサＣ１か充電されてゆく。

このコンデンサＣ１の両端の電圧が低いときには、抵抗
Ｒ６、ダイオードＤ６、抵抗Ｒ８ヲ通してトランジスタ
Ｑ２のベース電流が流れるので、トランジスタＱ２はオ
ン状態にある。

従ってスイッチング素子１５はオンせず発光ダイオード
Ｄ、に電流が流れないので、出力はオフ状態である。

しかし、コンデンサＣ１の充電が進み両端間の電圧がさ
らに高くなって、抵抗Ｒ８の両端の電圧降下が定電圧ダ
イオードＺＤのツェナー電圧に近ずくと、トランジスタ
Ｑ２のベース電流が流れにくくなるため、トランジスタ
Ｑ２のコレクタ・エミッタ間電圧が上昇する。

この電圧がスイッチング素子１５のスイッチング電圧以
上になって、スイッチング素子１５がオンした瞬間、そ
の直前にスイッチング素子１５の両端に印加されていた
電圧が、抵抗Ｒ２，Ｒ８に分割されるので、抵抗Ｒ８の
両端の電圧降下はステップ的に高くなる。

この電圧は定電圧ダイオードＺＤの電圧より高くなる。

従って、スイッチング素子１５がオンした瞬間に、トラ
ンジスタＱ２のベース・エミッタ間が逆バイアスされ、
トランジスタＱ２は瞬間的にオフ状態になり、それまで
トランジスタＱ２に流れていた電流がすべて発光ダイオ
ードＤ、に移るので、第３図ｅに示すように、この瞬間
（時間ｔｓ ）よりフォトカプラ１４がオンし、出力
はオンとなる。

その後、交流入力信号が印加され続けると、ダイオード
Ｄ４〜Ｄ４、コンデンサＣ１で構成された直流電源より
、抵抗Ｒ２＋ ＲＢを通して発光ダイオードＤ、に電流
が流れ続けるので、出力はオンし続ける。

次に、時間ｔ４で入力信号を除去した場合について説明
する。

この時にはコンデンサＣ１に充電されている電荷が放電
されるので、入力信号除去後すぐには出力はオフしない
。

しかし、コンデンサＣ１の放電が進み、コンデンサＣ０
の両端の電圧が下かつて、抵抗Ｒ８に分担される電圧降
下が定電圧ダイオードＺＤの電圧より低くなった瞬間（
時間１．）に、トランジスタＱ２抵抗Ｒ６、ダイオード
Ｄ６、抵抗Ｒ８を通してベース電流が流れるので、トラ
ンジスタＱ２がオンする。

このときトランジスタＱ２のコレクタ・エミッタ間の電
圧は、発光ダイオードＤ５およびスイッチング素子１５
の順電圧降下より十分に低くなるので、発光ダイオード
Ｄ、に流れていた電流がすべてトランジスタＱ２にバイ
パスされる。

従って、コンデンサＣ２の放電が続いていても、トラン
ジスタＱ２がオンした瞬間にフォトカプラ１４がオフし
、出力はオフする。

上述の回路では上記の説明より明らかなように、回路の
出力のオンとオフ時のコンデンサの両端間電圧レベルは
、スイッチング素子１５のスイッチング電圧だけ差があ
る。

また、これらのレベルは、従来回路のレベルより高くな
っている。

次にコンデンサＣ２の作用について説明する。

遠隔操作する場合、入力信号源１１と回路が１〜２鑞離
れていて、その間を平行線で接続するような状態が一般
的であるが、このとき、配線間には容量ＣＬが存在する
ので、従来回路のように、コンデンサＣ２が接続されて
ないと、リレー９がオフしていても、配線容量ＣＬを通
して交流電源１０より回路の入力端子１，２間に電圧が
印加され、回路が誤動作してしまう。

しかるに上述の回路では入力端子１，２間にコンデンサ
Ｃ２を接続しているので、入力端子１，２間に配線容量
ＣＬによって分割印加される電圧を下げることができ、
従来回路のような誤動作を防止することができる。

以上述べたように第２図の回路では、回路の出力のオン
時とオフ時のコンデンサＣ１の両端間電圧レベルが、ス
イッチング素子１５の電圧だけ差があるので、出力が一
度オンした後、コンデンサＣ□の両端電圧がかなり低下
しても、出力オン時のコンデンサＣ１の両端電圧レベル
を十分低く設定しておけば、従来回路のように、入力信
号電圧の投入位相により回路が誤動作するようなことは
ない。

また、入力信号オフ時には、発光ダイオードＤ。

に流れる電流を、トランジスタＱ２によりバイパスする
ので、応答時間が従来回路よりはるかに短かくなる。

また、入力端子１，２間にコンデンサＣ２を接続してい
て、しかもオン時のレベルが高いので、配線容量ＣＬに
より回路か誤動作することがない。

以上述べたように本出願の第１、第２の発明によれば、
発光素子と第１１第２のスイッチング素子との直列体に
、第２のスイッチング素子を並列に接続したので、チャ
タリング現象の発生を抑制できると共にノイズ等に対す
る誤動作耐量を大きく向上でき、またオフ時の応答時間
を短縮することができ、また本出願の第２の発明によれ
ばさらに配線容量による誤動作を防止することができる
。

【図面の簡単な説明】

第１図は従来回路を示す回路図、第２図はこの出願の第
１、第２の発明の一実施例を示す回路図、第３図は第１
図および第２図の動作を説明するためのタイミングチャ
ートである。 図において、１，２は入力端子、９はリレー、１０は交
流電源、１１は信号源、１４はホトカプラ、１５はスイ
ッチング素子、Ｄｌ ｓ Ｄ２ ｔ Ｄ３ ＋Ｄ４
およびＤ６は夫々ダイオード、Ｄ５は発光ダイオード、
Ｃ１およびＣ２は夫々コンデンサ、ＺＤは定電圧ダイオ
ード、Ｑｌはホトトランジスタ、Ｃ２はトランジスタ、
Ｒ５、Ｒ６５Ｒ７およびＲ８は夫々抵抗である。 なお、図中同一符号は夫々同一または相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 １ 入力端子に供給される交流入力信号を整流する整流
   回路、この整流回路の出力端子間に接続されたコンデン
   サ、およびこのコンデンサに並列接続された発光素子と
   この発光素子からの光を受けて導通する受光素子とから
   なるホトカプラを備え、交流信号を直流信号に変換する
   リレー回路において、上記発光素子に直列接続され、上
   記コンデンサの両端電圧が所定レベルに達した時導通す
   る第１のスイッチング素子、および上記発光素子と第１
   のスイッチング素子との直列接続体に並列接続され、上
   記コンデンサの両端電圧が上記所定レベルに達するまで
   は導通状態を保持し、上記所定レベルに達すると非導通
   状態に反転する第２のスイッチング素子を備えたことを
   特徴とするリレー回路。 ２ 入力端子に供給される交流入力信号を整流する整流
   回路、この整流回路の出力端子間に接続されたコンデン
   サ、およびこのコンデンサに並列接続された発光素子と
   この発光素子からの光を受けて導通する受光素子とから
   なるホトカプラを備え交流信号を直流信号に変換するリ
   レー回路において、上記発光素子に直列接続され、上記
   コンデンサの両端電圧が所定レベルに達した時導通する
   第１のスイッチング素子、上記発光素子と第１のスイッ
   チング素子との直列接続体に並列接続され、上記コンデ
   ンサの両端電圧が上記所定レベルに達するまでは導通状
   態を保持し、上記所定レベルに達すると非導通状態に反
   転する第２のスイッチング素子、および上記入力端子間
   に接続されたコンデンサを備えたことを特徴とするリレ
   ー回路。