JP3226079B2

JP3226079B2 - 信号発生回路

Info

Publication number: JP3226079B2
Application number: JP24648894A
Authority: JP
Inventors: 保明矢内
Original assignee: 富士通電装株式会社
Priority date: 1994-10-12
Filing date: 1994-10-12
Publication date: 2001-11-05
Anticipated expiration: 2016-11-05
Also published as: JPH08110360A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は特定信号を出力するため
の信号発生回路に関する。

【０００２】

【従来の技術】商用電源を入力し、変圧・整流後に多用
途に使用する直流電源装置において、商用の主電源の遮
断時に、整流電圧も消失するから、その予告信号を発生
できることは便利である。その目的に使用する回路の例
を図３に示す。

【０００３】図３において、補助電源１（Ｖｃ）は信号
発生回路の動作用電源として設けられ、常時投入されて
いる。抵抗性インピーダンス２と第１抵抗性インピーダ
ンス３は、補助電源１の直流電圧を分圧するもの、コン
デンサ４は第１抵抗性インピーダンス３と共に時定数回
路を構成するものである。接続点５はコンデンサ４と第
１抵抗性インピーダンス３との接続点を示す。リレー接
点６は後述する主電源のオンオフ操作をさせるためのリ
レー接点を示す。

【０００４】端子１０は図示しない主電源のオンオフ操
作用の例えばリレー信号端子を示す。第１電圧比較回路
１１は直流電圧源１２の直流電圧Ｖ１と、前記コンデン
サ４の両端の電圧ｖとを比較し、電圧ｖがＶ１を超えた
ときまたはＶ１からより低下したとき、出力信号を発生
する。直流電圧Ｖ１を第１基準電圧とする。

【０００５】端子２０は前記出力信号とは異なる予告信
号の出力端子である。第２電圧比較回路２１は直流電圧
源２２の直流電圧Ｖ２と、前記コンデンサ４の両端の電
圧ｖとを比較し、電圧ｖが電圧Ｖ２を超えたとき、また
はＶ２からより低下したとき予告信号を出力する。直流
電圧Ｖ２を第２基準電圧とし、第１基準電圧Ｖ１より高
い値に選定して置く。

【０００６】次に図３の動作を説明する。リレー接点６
を閉としたとき、抵抗性インピーダンス２と第１抵抗性
インピーダンス３の接続点５は接地されるので、コンデ
ンサ４に充電されていた電荷は放電されて、その後は蓄
積されない。時刻ｔ₀においてリレー接点６を閉→開に
操作したとき、抵抗性インピーダンス２・３を介して補
助電源１によりコンデンサ４が充電を開始する。図４
(A) はそのときのコンデンサ４の両端の電圧変化を示す
図である。図４(A) において、横軸は時間ｔ、縦軸は電
圧ｖを示す。電圧ｖはリレー接点６が開操作されたとき
の「零」値から、第１抵抗性インピーダンス３・コンデ
ンサ４で定まる時定数にしたがって上昇する。時刻ｔ₁
においてＶ１に達したとき、第１電圧比較回路１１から
出力が発生し、端子１０から得られる。そのため出力信
号をリレーに流すなどすれば、図示しない商用電源をオ
ンさせることができる。例えば時刻ｔ_Pがそのオン時刻
である。図４(B) に示す波形（“Ｌ”→“Ｈ”）が第１
電圧比較回路１１の出力である。

【０００７】電圧ｖが更に上昇し時刻ｔ₂においてＶ２
に達したとき、第２電圧比較回路２１から他の信号が発
生し、端子２０から得られる。この信号は前記商用電源
をオンさせる信号が発生した後に発生するから、オン信
号発生を確認する意味に利用することができる。図４
(C) に示す波形（“Ｈ”→“Ｌ”）が第２比較回路２１
の出力である。この確認信号は電源がオン操作されて、
例えば半導体メモリに給電している場合に、メモリ給電
バックアップ回路を切断することに使用できる。確認信
号が出力された後に、電圧ｖは時間経過と共になだらか
に更に上昇し、補助電源１の電圧Ｖｃに到達して飽和す
る。

【０００８】次にリレー接点６を閉じたとき商用電源を
オフ制御することができる。時刻ｔ_Cにおいてリレー接
点６を閉じると、抵抗性インピーダンス２・３の接続点
が接地されるから、コンデンサ４の蓄積電荷は急激に放
電する。リレー接点６を閉じたときのコンデンサ４の両
端の電圧ｖの変化は、図４(A) の後半に示すようにな
る。即ち電圧ｖが補助電源の電圧Ｖｃから急に下降を開
始し、時刻ｔ₃において電圧Ｖ２に達すると、第２電圧
比較回路２１は“Ｌ”→“Ｈ”の変化出力を発生する。

【０００９】次いで時刻ｔ₄において電圧Ｖ１に達する
と、第１電圧比較回路１１は“Ｈ”→“Ｌ”の変化出力
を発生する。今度の信号は主電源をオフさせるように動
作する。例えば時刻ｔ_fにおいてオフされる。そのた
め、前述の第２電圧比較回路２１の出力は、主電源オフ
についての予告信号と認識させることが出来る。図４
(C) における第２電圧比較回路の動作信号を、特にＰＦ
Ｌ信号（power fail logic) と呼ぶ。予告信号は例えば
半導体メモリのバックアップ電源について、商用電源の
一次側のセンサにより商用電源の異常を検知したとき、
バックアップ電源を投入することである。

【００１０】

【発明が解決しようとする課題】図４(B)(C)において、
ＰＦＬ信号は主電源オフについての予告信号の意味があ
るけれど、図４に示すように、波形変化の発生時刻ｔ₃
を見ると、リレー接点６を閉じた時刻ｔ_Cから第２電圧
比較回路の出力の発生時刻ｔ₃までの時間差は比較的大
きい。即ち予告信号の意味を持たせるためには、両者の
時間間隔を小さくする必要がある。そのためには、基準
電圧の大きさとして、第２基準電圧≫第１基準電圧と選定する必要がある。しかしその選定を行うとき、予
告信号の意味は一応果たせるが、前述の確認信号の意味
は失せてしまう。それは第１電圧比較回路の出力変化ｔ
₁の後に図４(A) の場合より極めて長時間を要して、第
２電圧比較回路の出力変化ｔ₂が得られるからである。

【００１１】そのため他の考え方として、第３電圧比較
回路を使用し、その比較のための基準電圧Ｖ３は、第２
基準電圧Ｖ２より更に高い第３基準電圧とすることが提
案されている。当初に電源オンのための確認信号を得る
ときは、従来どおり第２電圧比較回路を使用する。この
とき第３電圧比較回路は接続しない。そして予告信号の
ためには第３電圧比較回路を使用し、そのときは第２電
圧比較回路を接続しない。このようにして図４(A) のｔ
_C,ｔ₃の間隔を長く取って電源オフの予告信号の意味を
持たせることができる。

【００１２】このようにして基準電圧の選定のみで予告
信号発生時刻の調節を行うときは、予告信号と確認信号
を両立させることが出来ない。また電圧比較回路を３つ
準備すると都合が良いが、装置が大きくなって、且つ接
続の有無のように使用方法が複雑となり、間違い易い。

【００１３】本発明の目的は、したがってそれら従来技
術の欠点を改善し、簡易な構成の回路により、所定の状
態変化を検知した後に出来るだけ早く信号発生のできる
回路を提供することを目的とする。

【００１４】

【課題を解決するための手段】第１抵抗性インピーダン
ス３・コンデンサ４で構成する時定数回路のコンデンサ
４両端の電圧を第１基準電圧Ｖ１と比較する第１電圧比
較回路１１と、第１基準電圧Ｖ１より高い第２基準電圧
値Ｖ２を、前記コンデンサ４両端の電圧と比較する第２
電圧比較回路２１とで構成し、第１電圧比較回路１１の
出力信号を主信号とする信号発生回路において、本発明
は、定電圧制御素子７・第２抵抗性インピーダンス８・
整流素子９の直列接続回路を、前記第１抵抗性インピー
ダンス３と並列に接続して構成する。

【００１５】

【作用】時定数回路のコンデンサが充電を開始すると
き、その充電電圧を第１基準電圧・第２基準電圧と、そ
れぞれ第１・第２電圧比較回路で比較して、第２電圧比
較回路の出力信号を第１電圧比較回路の出力信号の予告
信号とすることは従来技術と同様である。

【００１６】次に所定の状態変化を検知したときは、コ
ンデンサを放電させる。コンデンサの蓄積電荷は定電圧
制御素子・第２抵抗性インピーダンス・整流素子を経て
急激な放電が開始される。コンデンサの両端の電圧が第
２基準電圧より低い値に降下したとき、第２電圧比較回
路から出力信号を発生する。２つの抵抗性インピーダン
スが並列接続されるため、放電時定数が当初のコンデン
サ充電時より小さくなって、放電はより急激になり、従
来技術のように単一の抵抗性インピーダンスの場合より
も急激となる。そのため第２電圧比較回路からの出力信
号の発生はより早められる。この信号を第１電圧比較回
路の出力信号に対し予告の信号として使用すれば、広く
利用できる。

【００１７】その後に、定電圧制御素子の動作により並
列接続された方の抵抗性インピーダンスの接続を断にす
れば、コンデンサ放電は緩やかになる。第１電圧比較回
路の出力発生は従来と同じであっても良い。

【００１８】

【実施例】図１は本発明の実施例の構成を示す図であ
る。図１においては、従来技術と同様な構成のものが多
く存在する。即ち、補助電源１，抵抗性インピーダンス
２，第１抵抗性インピーダンス３，コンデンサ４，リレ
ー接点６，端子１０，第１電圧比較回路１１，直流電圧
源１２，端子２０，第２電圧比較回路２１，直流電圧源
２２であって、それらの接続構成は従来技術として示す
図３と同様である。

【００１９】図１において、電圧制御素子７はツェナダ
イオードであって、そのツェナ電圧は第２基準電圧Ｖ２
と略等しく選定する。そのツェナ電圧をＶ_Dとする。ま
た整流素子９の順方向電位降下をＶ_Fとする。電圧Ｖ２
との関係としてＶ２＞Ｖ_D＋Ｖ_F を満足すれば良い。第２抵抗性インピーダンス８はその
抵抗値を第１抵抗性インピーダンス３の抵抗値と比較し
て、極度に小さく選定する。

【００２０】図１の動作はリレー接点６を当初に閉、次
に開とすることにより、端子２０からは端子１０の出力
信号に対する確認信号を出力させることが出来、以上は
従来技術と同様である。

【００２１】次にリレー接点６を開→閉にしたとき、本
発明の特徴的な動作を行う。即ち、商用電源回路におけ
る停電などのため、商用電源断となることを、一次側セ
ンサにより検知したとき、リレー接点６を直ぐ閉じる。
コンデンサ４の蓄積電荷は充分に多量であって、直流電
圧は補助電源１の電圧Ｖｃとほぼ等しい電圧値であっ
た。リレー接点６が接地されたため、コンデンサ４の電
荷は、第１抵抗性インピーダンス３を介する経路と、ツ
ェナダイオード７・第２抵抗性インピーダンス８・ダイ
オード９を介する経路との両者により急激に放電する。
第２抵抗性インピーダンス８の値が第１抵抗性インピー
ダンス３に比べて小さいため、放電量は第１抵抗性イン
ピーダンス３のみの場合に比べて遙に大である。そのた
め、コンデンサ４の電圧ｖは忽ちＶ２に落ち込む。

【００２２】図２はコンデンサ４の両端の電圧の時間的
変化を示す図である。横軸に時間をとってあるが、時刻
ｔ_Cは上述のリレー接点６を閉じた時刻を示す。コンデ
ンサ４の両端の電圧ｖがＶ２と等しくなった時刻をｔ₅
とすれば、図４に示すｔ₃と比較して、時間的に新し
い、即ちｔ_Cにより近い時刻である。したがって前述の
ように商用電源を整流して例えば半導体メモリに給電し
ていたような場合、給電系統をバックアップ電源に切換
える処置を第２電圧比較回路２１の出力信号により自動
的に取らせれば良い。そのため、第２電圧比較回路２１
の出力信号は、第１電圧比較回路１１の出力信号に起因
する動作の予告乃至警告信号として利用することが出来
る。

【００２３】図２において、コンデンサ４の両端の電圧
ｖは、その後も低下するが、放電経路は第１抵抗性イン
ピーダンス３の経路のみとなる。それはツェナダイオー
ド７が動作するからである。そして時刻ｔ₆において第
１基準電源の電圧Ｖ１に達する。時刻ｔ₆は図４におけ
るｔ₄と比較して、より以前である。そして図４におけ
るｔ₃とｔ₄間の時間差を、図２におけるｔ₅とｔ₆間の時
間差と比較するとき、両時間差は等しい。

【００２４】

【発明の効果】このようにして本発明によると、第２電
圧比較回路の出力信号を、従来より早く出力することが
容易に出来て、そのためその出力信号を利用する時に有
用である。そのための回路構成も複雑なものではなく実
用的である。

【図面の簡単な説明】

【図１】本発明の実施例の構成を示す図である。

【図２】図１の回路のコンデンサの両端の電圧の時間的
変化を示す図である。

【図３】従来技術としての回路構成を示す図である。

【図４】図３の回路のコンデンサの両端の電圧の時間的
変化と、端子の出力信号の変化を示す図である。

【符号の説明】

１補助電源２抵抗性インピーダンス３抵抗性インピーダンス４コンデンサ６リレー接点７定電圧制御素子８抵抗性インピーダンス９整流素子１０端子１１第１電圧比較回路１２直流電圧源２０端子２１第２電圧比較回路２２直流電圧源

Claims

(57)【特許請求の範囲】

【請求項１】第１抵抗性インピーダンス・コンデンサ
で構成する時定数回路のコンデンサ両端の電圧を第１基
準電圧と比較する第１電圧比較回路と、第１基準電圧よ
り高い第２基準電圧値を前記コンデンサ両端の電圧と比
較する第２電圧比較回路と、で構成し、第２電圧比較回
路の出力信号を第１電圧比較回路の出力信号に対する予
告信号として発生する信号発生回路において、定電圧制御素子・第２抵抗性インピーダンス・整流素子
の直列接続回路を、前記第１抵抗性インピーダンスと並
列に接続したことを特徴とする信号発生回路。
【請求項２】請求項１記載の定電圧制御素子として第
２基準電圧より低いツェナ電圧を有するツェナダイオー
ドを使用することを特徴とする信号発生回路。