JPS6016129A - 電源リセツト回路 - Google Patents
電源リセツト回路Info
- Publication number
- JPS6016129A JPS6016129A JP58124473A JP12447383A JPS6016129A JP S6016129 A JPS6016129 A JP S6016129A JP 58124473 A JP58124473 A JP 58124473A JP 12447383 A JP12447383 A JP 12447383A JP S6016129 A JPS6016129 A JP S6016129A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- time
- power supply
- voltage
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、無線通信機等の電源回路に関し、特に電源電
圧低下等の場合にリセット信号上発生する電源リセット
回路に関する。
圧低下等の場合にリセット信号上発生する電源リセット
回路に関する。
電源電圧が設定電圧（正常電圧）以下に低下し再びその
設定電圧に回復した場合、負荷の特定部分にはその設定
電圧を直ちに加えるのではなく、設定電圧に回復してか
ら所定時間経過後にその設定電圧を加えることにより、
いわゆるコールドスター）１−避けることが無線通信機
等では多い。この電圧低下時点及び設定電圧印加時点が
矩形波のレベル変動時点に対応させである矩形波信号を
生じ、この矩形波信号によりその特定負荷をリセット信
号そのコールドスタートを防止することが従来から行な
われている。そして、この矩形波信号ｔ−ＩＪ上セツト
号（又はリセットパルス）、リセット信号を生ずる回路
を電源リセット回路と称する。
設定電圧に回復した場合、負荷の特定部分にはその設定
電圧を直ちに加えるのではなく、設定電圧に回復してか
ら所定時間経過後にその設定電圧を加えることにより、
いわゆるコールドスター）１−避けることが無線通信機
等では多い。この電圧低下時点及び設定電圧印加時点が
矩形波のレベル変動時点に対応させである矩形波信号を
生じ、この矩形波信号によりその特定負荷をリセット信
号そのコールドスタートを防止することが従来から行な
われている。そして、この矩形波信号ｔ−ＩＪ上セツト
号（又はリセットパルス）、リセット信号を生ずる回路
を電源リセット回路と称する。
第り図（ａ）及び（ｂ）は、互いに異なる方式の従来の
電源リセット回路の回路図である。本図（ａ）の回路は
入力にＲｅ遅延回路の付いたゲートからな）、本図（ｂ
）の回路は入力に同様の遅延回路ｖｆ１Ｍえたコンパレ
ータから成る。これらの回路は、長時間の電源断に対し
ては良好に動作するが、瞬断に対しては追従が十分でな
く動作が完全でなかっｆｃ、また、比較的ゆっくりと電
源電圧が上昇する場合又は設定電圧付近で電源電圧が雑
音状に変動する場合等は、電源電圧が設定電圧に達っし
てから後のリセット信号の継続期間が十分でなく、リセ
ットが完全に行えないという欠点がめった。
電源リセット回路の回路図である。本図（ａ）の回路は
入力にＲｅ遅延回路の付いたゲートからな）、本図（ｂ
）の回路は入力に同様の遅延回路ｖｆ１Ｍえたコンパレ
ータから成る。これらの回路は、長時間の電源断に対し
ては良好に動作するが、瞬断に対しては追従が十分でな
く動作が完全でなかっｆｃ、また、比較的ゆっくりと電
源電圧が上昇する場合又は設定電圧付近で電源電圧が雑
音状に変動する場合等は、電源電圧が設定電圧に達っし
てから後のリセット信号の継続期間が十分でなく、リセ
ットが完全に行えないという欠点がめった。
本発明の目的は、電源電圧に瞬断、ゆるやかな変化又は
設定値付近の雑音状変動があっても、電源電圧が所定値
以下に下がった時は瞬時に応答し、電源電圧が設定値に
復旧後は一足時間の経過までリセット信号の出力を継続
する電源リセット回路の提供にある。
設定値付近の雑音状変動があっても、電源電圧が所定値
以下に下がった時は瞬時に応答し、電源電圧が設定値に
復旧後は一足時間の経過までリセット信号の出力を継続
する電源リセット回路の提供にある。
本発明は、直流電源電圧が第１の閾値以下に低下した第
１の時点からこの第１の閾値より高い第２の閾値以上に
回復する第２の時点までの時点が矩形波の時間幅で現わ
しであるリセット信号を生ずる電源リセット回路におい
て、前記第１の時点及び第２の時点に互いに反対方向に
レベル変動する矩形状信号を生ずる電源異常検出回路と
、前記矩形状信号のレベルに応じ充電及び放電ｔすると
ともにその充電及び放電の時定数が互いに異なる第１の
時定数回路と、この第１の時定数回路の出力上受はスイ
ッチング回路と、このスイッチング回路により充放電が
制御される第２の時定数回路と、この第２の時定数回路
の出力を受け前記リセット信号を出力するコンパレータ
とから構成されている。
１の時点からこの第１の閾値より高い第２の閾値以上に
回復する第２の時点までの時点が矩形波の時間幅で現わ
しであるリセット信号を生ずる電源リセット回路におい
て、前記第１の時点及び第２の時点に互いに反対方向に
レベル変動する矩形状信号を生ずる電源異常検出回路と
、前記矩形状信号のレベルに応じ充電及び放電ｔすると
ともにその充電及び放電の時定数が互いに異なる第１の
時定数回路と、この第１の時定数回路の出力上受はスイ
ッチング回路と、このスイッチング回路により充放電が
制御される第２の時定数回路と、この第２の時定数回路
の出力を受け前記リセット信号を出力するコンパレータ
とから構成されている。
次に図面を参照して本発明の詳細な説明する。
第２図は本発明の一実施例の回路図で６る。本図に２い
て、抵抗１とツェナダイオード２は基準電圧発生回路ｔ
なし、コンパレータ３の正相入力及びコンパレータ１３
の逆相入力に基準電圧を供給する。抵抗４，５は分圧回
路ｔなし、コンパレータ３の逆相入力に接続される。コ
ンパレータ３には、抵抗６． ７． ８によｐヒステリ
シス特性が与えられる。また、その出力は、ダイオード
９゜抵抗１０．コンデンサ１１からなる時足数回路會経
て、スイッチング素子としてのトランジスタ１２０ベー
スに入力される。トランジスタ１２のコレクタは、抵抗
１４．コンデンサ１５からなる時定数回路に接続されコ
ンデンサ１５の充放電を制御する。また、この時定数回
路はコンパレータ１３の正相入力に接続しである。１７
は３端子レギエレータ、１８は電源入力端子、１９Ｉ／
′ｉ電源出力端子、２０は電源リセット出力端子である
。
て、抵抗１とツェナダイオード２は基準電圧発生回路ｔ
なし、コンパレータ３の正相入力及びコンパレータ１３
の逆相入力に基準電圧を供給する。抵抗４，５は分圧回
路ｔなし、コンパレータ３の逆相入力に接続される。コ
ンパレータ３には、抵抗６． ７． ８によｐヒステリ
シス特性が与えられる。また、その出力は、ダイオード
９゜抵抗１０．コンデンサ１１からなる時足数回路會経
て、スイッチング素子としてのトランジスタ１２０ベー
スに入力される。トランジスタ１２のコレクタは、抵抗
１４．コンデンサ１５からなる時定数回路に接続されコ
ンデンサ１５の充放電を制御する。また、この時定数回
路はコンパレータ１３の正相入力に接続しである。１７
は３端子レギエレータ、１８は電源入力端子、１９Ｉ／
′ｉ電源出力端子、２０は電源リセット出力端子である
。
第３図は、第２図の実施例の各部信号波形図である。ａ
は電源入力（電源入力端子１８に加えられた電源電圧の
分圧値）、ｂは電源出力、Ｃは電源故障検出回路出力、
ｄはトランジスタ１２０ベース電圧、ｅはコンデンサ１
５の端子電圧、ｆは電源リセット出力音それぞれ示す。
は電源入力（電源入力端子１８に加えられた電源電圧の
分圧値）、ｂは電源出力、Ｃは電源故障検出回路出力、
ｄはトランジスタ１２０ベース電圧、ｅはコンデンサ１
５の端子電圧、ｆは電源リセット出力音それぞれ示す。
電源故障検出回路用コンパレータ３のスレッショルド電
圧はＬＴＰ（Ｌｏｗｅｒ Ｔｒｉｐ Ｐｏ１ｎｔ）１に
３端子レギエレータ１７の出力（＝電源出力ｂ）が安定
するのに必要な電圧より少し高く設定し、ＵＴＰ（Ｕｐ
Ｐｅｒ Ｔｒｉｐ５− Ｐａｉｎｔ）はノイズマージンｔ−ＬＴＰ Ｋ加えて設
定する。
圧はＬＴＰ（Ｌｏｗｅｒ Ｔｒｉｐ Ｐｏ１ｎｔ）１に
３端子レギエレータ１７の出力（＝電源出力ｂ）が安定
するのに必要な電圧より少し高く設定し、ＵＴＰ（Ｕｐ
Ｐｅｒ Ｔｒｉｐ５− Ｐａｉｎｔ）はノイズマージンｔ−ＬＴＰ Ｋ加えて設
定する。
以下、第３図を参照しながら第２因の実施例の作動説明
を進める。電源入力端子１８の電圧が上昇すると、ツェ
ナダイオード２の電圧が入力電圧の設定値（正常電圧）
に比べて十分低い値に設定しであるので、基準電圧（チ
ェナーダイオード２の端子電圧）が安定し、コンパレー
タ３の正相入力はＵＴＰに相当する電圧に設定され、逆
相入力ａがＵＴＰ を越えるまで維持される。逆相入力
ａがＵＴＰ ’ｉ越えると、コンパレータ３の出力は低
レベルとなると共に、正相入力はＬＴＰに設定される。
を進める。電源入力端子１８の電圧が上昇すると、ツェ
ナダイオード２の電圧が入力電圧の設定値（正常電圧）
に比べて十分低い値に設定しであるので、基準電圧（チ
ェナーダイオード２の端子電圧）が安定し、コンパレー
タ３の正相入力はＵＴＰに相当する電圧に設定され、逆
相入力ａがＵＴＰ を越えるまで維持される。逆相入力
ａがＵＴＰ ’ｉ越えると、コンパレータ３の出力は低
レベルとなると共に、正相入力はＬＴＰに設定される。
次にスイッチラグトランジスタ１２０ベース電圧ｄＫ看
目する。抵抗８．ダイオード９．コンデンサ１１による
充電方向０時足数は十分小さく無視できる大きさであり
、コンパレータ３の出力Ｃが高レベルとなると、ベース
電圧ｄは飽和電圧に達し、飽和電圧全維持する。コンパ
レータ３の出力Ｃが低レベルに反転すると、コンデンサ
１１の６− 放電により、抵抗１０が十分大きい値に選んであるから
、時間ｔの間ベース電流を供給する。この時間ｔは、コ
ンデンサ１５の放電より長く設定してるる。
目する。抵抗８．ダイオード９．コンデンサ１１による
充電方向０時足数は十分小さく無視できる大きさであり
、コンパレータ３の出力Ｃが高レベルとなると、ベース
電圧ｄは飽和電圧に達し、飽和電圧全維持する。コンパ
レータ３の出力Ｃが低レベルに反転すると、コンデンサ
１１の６− 放電により、抵抗１０が十分大きい値に選んであるから
、時間ｔの間ベース電流を供給する。この時間ｔは、コ
ンデンサ１５の放電より長く設定してるる。
次に、コンパレータ１３に着目すると、その逆相入力は
基準電圧に接続され一定であり、正相入力はコンデンサ
１５及びトランジスタ１２のコレクタに接続されている
。トランジスタ１２は、コンパレータ３の出力Ｃが高レ
ベルにある時間にコンデンサ１１の放電時間ｔｉ加えた
時間は導通して訃９、コンデンサ１５はその間放電状態
にある。
基準電圧に接続され一定であり、正相入力はコンデンサ
１５及びトランジスタ１２のコレクタに接続されている
。トランジスタ１２は、コンパレータ３の出力Ｃが高レ
ベルにある時間にコンデンサ１１の放電時間ｔｉ加えた
時間は導通して訃９、コンデンサ１５はその間放電状態
にある。
そして、コンデンサ１５は、トランジスタ１２が遮断に
なってから、コンデンサ１５と抵抗１４とで足まる時定
数Ｔにより充電される。コンパレータ１３の出力ｆは、
トランジスタ１２が遮断してから時間Ｔの後に反転する
。
なってから、コンデンサ１５と抵抗１４とで足まる時定
数Ｔにより充電される。コンパレータ１３の出力ｆは、
トランジスタ１２が遮断してから時間Ｔの後に反転する
。
以上全総合するとこの実施例では、コンパレータ３の逆
相入力がＵＴＰ ＝ｉ越えてからｔ−１−Ｔの間コンパ
レータ１３の出力ｆは低レベルに維持される。このよう
に、第２図の実施例は、電源電圧が規定値以下になった
場合に直ちにリセット出力會出すとともに、電源電圧が
規定値以上となってからも一足時間（ｔ＋Ｔ）’Ｊ上セ
ツト力を継続して出すものでめる。
相入力がＵＴＰ ＝ｉ越えてからｔ−１−Ｔの間コンパ
レータ１３の出力ｆは低レベルに維持される。このよう
に、第２図の実施例は、電源電圧が規定値以下になった
場合に直ちにリセット出力會出すとともに、電源電圧が
規定値以上となってからも一足時間（ｔ＋Ｔ）’Ｊ上セ
ツト力を継続して出すものでめる。
次に第３図の電源人力ａの波形に例示した各種の電源故
障のパターンについて考える。ａｌの様な、ＬＴＰに達
しないような雑音では、ヒステリシス特性により動作し
ない。ａ２の様なＬＴＰ以下となる瞬断は、これをコン
パレータ３＆Ｃｊるｔ源故障検出回路が検出し、上記の
ごとく、電源リセット出力を出す。ａ３の様な急激な電
圧低下に続くゆるやかな電圧上昇についても、電源投入
時と同様に、電圧が設定値（ＬＴＰ）以下に低下すると
直ちにリセット出力を出し、設定値（ＵＴＰ）以上とな
ってからも一足時間Ｃ１十Ｔ）リセット出力を出す。
障のパターンについて考える。ａｌの様な、ＬＴＰに達
しないような雑音では、ヒステリシス特性により動作し
ない。ａ２の様なＬＴＰ以下となる瞬断は、これをコン
パレータ３＆Ｃｊるｔ源故障検出回路が検出し、上記の
ごとく、電源リセット出力を出す。ａ３の様な急激な電
圧低下に続くゆるやかな電圧上昇についても、電源投入
時と同様に、電圧が設定値（ＬＴＰ）以下に低下すると
直ちにリセット出力を出し、設定値（ＵＴＰ）以上とな
ってからも一足時間Ｃ１十Ｔ）リセット出力を出す。
以上説明したように、本発明によれば、電源電圧に、瞬
断、ゆるやかな変化又は設定値付近の雑音状変動が６つ
でも、電源電圧が所定値以下に下がったときには瞬時に
応答し、電源電圧が設定値に復旧後は一定時間の経過ま
でリセット信号の出力を継続する電源リセット回路が提
供できる。この電源リセット回路を用いることにより、
無線通信機等の装置の誤動作を防止し信頼性を向上でき
るという利点がある。
断、ゆるやかな変化又は設定値付近の雑音状変動が６つ
でも、電源電圧が所定値以下に下がったときには瞬時に
応答し、電源電圧が設定値に復旧後は一定時間の経過ま
でリセット信号の出力を継続する電源リセット回路が提
供できる。この電源リセット回路を用いることにより、
無線通信機等の装置の誤動作を防止し信頼性を向上でき
るという利点がある。
第１数は（ａ）及びΦ）は互いに異なる方式の従来の電
源リセット回路ｔそれぞ、れ示す回路図、第２図は本発
明の一実施例の回路図、第３図は第２図の実施例の各部
信号波形図でめる。 １７・・・・・・３端子レギエレータ、１８・・・・・
・電源入力端子、１９・・・・・・電源出力端子、２０
・・・・・・リセット出力端子。 ９−
源リセット回路ｔそれぞ、れ示す回路図、第２図は本発
明の一実施例の回路図、第３図は第２図の実施例の各部
信号波形図でめる。 １７・・・・・・３端子レギエレータ、１８・・・・・
・電源入力端子、１９・・・・・・電源出力端子、２０
・・・・・・リセット出力端子。 ９−
Claims (1)
- 直流電源電圧が第１の閾値以下に低下した第１の時点か
らこの第１の閾値より高い第２の閾値以上に回復する第
２の時点までの時間が矩形波の時間幅で現わしであるリ
セット信号を生ずる電源リセット回路において、前記第
１の時点及び第２の時点に互いに反対方向にレベル変動
する矩形状信号を生ずる電源異常検出回路と、前記矩形
状信号のレベルに応じ充電及び放電ｔするとともにその
充電及び放電の時定数が互いに異なる第１の時定数回路
と、この第１の時定数回路の出カ會受けるスイッチング
回路と、このスイッチング回路にょシ充放電が制御され
る第２０時足数回路と、このｉ＠２の時定数回路の出力
を受け前記リセット信号全出力するコンパレータとｋｌ
える電源リセット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58124473A JPS6016129A (ja) | 1983-07-08 | 1983-07-08 | 電源リセツト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58124473A JPS6016129A (ja) | 1983-07-08 | 1983-07-08 | 電源リセツト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6016129A true JPS6016129A (ja) | 1985-01-26 |
Family
ID=14886385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58124473A Pending JPS6016129A (ja) | 1983-07-08 | 1983-07-08 | 電源リセツト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6016129A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62232223A (ja) * | 1986-03-25 | 1987-10-12 | シーメンス・テレコムニカツイオーニ・ソチエタ・ペル・アチオニ | 適応ブラインド等化方法及び装置 |
| JPH01129539A (ja) * | 1987-11-13 | 1989-05-22 | Matsushita Electric Ind Co Ltd | データ伝送装置 |
| JPH01264418A (ja) * | 1988-04-15 | 1989-10-20 | Matsushita Electric Ind Co Ltd | データ伝送装置 |
| JPH0669761A (ja) * | 1992-08-24 | 1994-03-11 | Nec Corp | 判定帰還等化器 |
-
1983
- 1983-07-08 JP JP58124473A patent/JPS6016129A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62232223A (ja) * | 1986-03-25 | 1987-10-12 | シーメンス・テレコムニカツイオーニ・ソチエタ・ペル・アチオニ | 適応ブラインド等化方法及び装置 |
| JPH01129539A (ja) * | 1987-11-13 | 1989-05-22 | Matsushita Electric Ind Co Ltd | データ伝送装置 |
| JPH01264418A (ja) * | 1988-04-15 | 1989-10-20 | Matsushita Electric Ind Co Ltd | データ伝送装置 |
| JPH0669761A (ja) * | 1992-08-24 | 1994-03-11 | Nec Corp | 判定帰還等化器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4245150A (en) | Power line disturbance detector circuit | |
| US5426776A (en) | Microprocessor watchdog circuit | |
| JP2819255B2 (ja) | 多規格交流のａｃ／ｄｃコンバータ | |
| JP2001258240A (ja) | 直流電源回路及びこれを用いた電子装置 | |
| JPS6016129A (ja) | 電源リセツト回路 | |
| US3862439A (en) | Zero crossover switching circuit | |
| CN216052961U (zh) | 一种掉电时序控制电路 | |
| JPH0470869B2 (ja) | ||
| JP2857442B2 (ja) | 電源装置の低電圧検出装置 | |
| JPS5820546B2 (ja) | スイツチドモ−ド電源回路の保護回路 | |
| JPH0345795B2 (ja) | ||
| JPH0334689B2 (ja) | ||
| JPH0453452B2 (ja) | ||
| US7411433B2 (en) | Reset ramp control | |
| JP2002135967A (ja) | 安定化電源における過電圧保護回路 | |
| JP3862307B2 (ja) | 電源装置 | |
| JPH073833Y2 (ja) | スイッチング電源装置の過電流保護回路 | |
| JPH0353582B2 (ja) | ||
| JPH0317474Y2 (ja) | ||
| JP3226079B2 (ja) | 信号発生回路 | |
| JPS5943778A (ja) | エレベ−タの制御装置 | |
| JPH0253803B2 (ja) | ||
| JPS5858906B2 (ja) | 電源異常検出回路 | |
| JPS5837724A (ja) | マイクロプロセツサ用リセツト回路 | |
| JPS645261B2 (ja) |