JPH1028379A - 0ボルト電圧における複合ブリッジの制御 - Google Patents
0ボルト電圧における複合ブリッジの制御Info
- Publication number
- JPH1028379A JPH1028379A JP9091360A JP9136097A JPH1028379A JP H1028379 A JPH1028379 A JP H1028379A JP 9091360 A JP9091360 A JP 9091360A JP 9136097 A JP9136097 A JP 9136097A JP H1028379 A JPH1028379 A JP H1028379A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switch
- bridge
- thyristor
- controlling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/13—Modifications for switching at zero crossing
- H03K17/136—Modifications for switching at zero crossing in thyristor switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/001—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/125—Avoiding or suppressing excessive transient voltages or currents
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/145—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/155—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
- H02M7/162—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only in a bridge configuration
- H02M7/1623—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only in a bridge configuration with control circuit
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0083—Converters characterised by their input or output configuration
- H02M1/0085—Partially controlled bridges
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 複合ブリッジを0電圧の近傍において制御す
る簡単かつ安価な装置、および電力損の小さいそのよう
な制御装置を提供すること。 【解決手段】 本発明は、そのカソードが正の出力端子
に互いに結合され、かつそのゲートが相互接続された2
つのアノードゲート・サイリスタを含み、複合ブリッジ
を制御する装置に関する。本装置は、一方は2つのサイ
リスタに接続され、他方は基準電位に接続され、オンお
よびオフするように制御できる単投スイッチ、および複
合ブリッジの交流電圧の0電圧の近傍の所定の電圧範囲
内でのみスイッチをオンにする制御手段を含む。
る簡単かつ安価な装置、および電力損の小さいそのよう
な制御装置を提供すること。 【解決手段】 本発明は、そのカソードが正の出力端子
に互いに結合され、かつそのゲートが相互接続された2
つのアノードゲート・サイリスタを含み、複合ブリッジ
を制御する装置に関する。本装置は、一方は2つのサイ
リスタに接続され、他方は基準電位に接続され、オンお
よびオフするように制御できる単投スイッチ、および複
合ブリッジの交流電圧の0電圧の近傍の所定の電圧範囲
内でのみスイッチをオンにする制御手段を含む。
Description
【0001】
【発明の属する技術分野】本発明は、交流電源電圧、例
えば本線の交流電圧をその遷移の0を通る近傍において
整流する複合ブリッジの制御に関する。
えば本線の交流電圧をその遷移の0を通る近傍において
整流する複合ブリッジの制御に関する。
【0002】
【従来の技術】そのような複合ブリッジの例示の用途
は、交流電圧から得られた整流された直流電源電圧を供
給するようになされ、かつ例えばスイッチモード電源シ
ステムの基準として使用されるようになされた電力変換
器の分野に関する。したがって、ブリッジは、整流器の
電力投入時にコンデンサの電流サージを制限する回路と
関連する場合が多い。
は、交流電圧から得られた整流された直流電源電圧を供
給するようになされ、かつ例えばスイッチモード電源シ
ステムの基準として使用されるようになされた電力変換
器の分野に関する。したがって、ブリッジは、整流器の
電力投入時にコンデンサの電流サージを制限する回路と
関連する場合が多い。
【0003】他の例示の用途は、整流された交流電圧を
供給すべき抵抗負荷、例えば電気放熱器に給電する回路
に関する。そのような負荷に電力投入する場合に一般に
課せられる電気基準は、交流電源電圧の0ボルトの近傍
にある。
供給すべき抵抗負荷、例えば電気放熱器に給電する回路
に関する。そのような負荷に電力投入する場合に一般に
課せられる電気基準は、交流電源電圧の0ボルトの近傍
にある。
【0004】複合ブリッジを制御する従来の回路には、
一般に、交流電圧に対して低いレベルを有する直流電圧
を供給しなければならない。したがって、通常、制御回
路に電源電圧を供給する特定の手段、ならびに供給手段
と関連する絶縁変圧器が必要である。したがって、これ
らの回路は複雑かつ高価である。
一般に、交流電圧に対して低いレベルを有する直流電圧
を供給しなければならない。したがって、通常、制御回
路に電源電圧を供給する特定の手段、ならびに供給手段
と関連する絶縁変圧器が必要である。したがって、これ
らの回路は複雑かつ高価である。
【0005】
【発明が解決しようとする課題】本発明の第1の様態に
よれば、複合ブリッジを0電圧の近傍において制御する
簡単かつ安価な装置が提供される。本発明はまた、電力
損の小さいそのような制御装置を提供することを対象と
する。
よれば、複合ブリッジを0電圧の近傍において制御する
簡単かつ安価な装置が提供される。本発明はまた、電力
損の小さいそのような制御装置を提供することを対象と
する。
【0006】本発明の第2の様態によれば、複合ブリッ
ジを制御する装置を使用して、電力変換器のコンデンサ
内の電流サージを制限する回路が提供される。
ジを制御する装置を使用して、電力変換器のコンデンサ
内の電流サージを制限する回路が提供される。
【0007】イギリス特許出願第GBA2256757
号には、複合ブリッジが演算増幅器によって0電圧の近
傍において制御される電力変換器のコンデンサ内の電流
サージを制限する回路が開示されている。この回路で
は、変圧器および補助ブリッジを使用して増幅器を制御
する。さらに、演算増幅器に給電する追加のコンデンサ
が必要である。
号には、複合ブリッジが演算増幅器によって0電圧の近
傍において制御される電力変換器のコンデンサ内の電流
サージを制限する回路が開示されている。この回路で
は、変圧器および補助ブリッジを使用して増幅器を制御
する。さらに、演算増幅器に給電する追加のコンデンサ
が必要である。
【0008】本発明の第3の様態によれば、複合ブリッ
ジを制御する装置を使用して、抵抗負荷に0電圧の近傍
において電力投入する回路が提供される。
ジを制御する装置を使用して、抵抗負荷に0電圧の近傍
において電力投入する回路が提供される。
【0009】
【課題を解決するための手段】これらの目的を達成する
ために、本発明は、そのカソードが正の出力端子に互い
に結合され、かつそのゲートが相互接続された2つのア
ノードゲート・サイリスタを含み、複合ブリッジを制御
し、交流電圧を受け取り、かつ整流された電源電圧を供
給する装置を提供する。本装置は、一方は2つのゲート
に接続され、他方は基準電位に接続され、オンおよびオ
フするように制御できる単投スイッチ、および複合ブリ
ッジの交流電源電圧の0電圧の近傍の所定の電圧範囲内
でのみスイッチをオンにする制御手段を含む。ただし、
前記装置には、前記交流電圧または前記整流された電圧
が直接供給される。
ために、本発明は、そのカソードが正の出力端子に互い
に結合され、かつそのゲートが相互接続された2つのア
ノードゲート・サイリスタを含み、複合ブリッジを制御
し、交流電圧を受け取り、かつ整流された電源電圧を供
給する装置を提供する。本装置は、一方は2つのゲート
に接続され、他方は基準電位に接続され、オンおよびオ
フするように制御できる単投スイッチ、および複合ブリ
ッジの交流電源電圧の0電圧の近傍の所定の電圧範囲内
でのみスイッチをオンにする制御手段を含む。ただし、
前記装置には、前記交流電圧または前記整流された電圧
が直接供給される。
【0010】本発明の一実施形態によれば、スイッチ
は、基準電位に接続された制御抵抗と並列に取り付けら
れる。
は、基準電位に接続された制御抵抗と並列に取り付けら
れる。
【0011】本発明の他の実施形態によれば、本装置
は、スイッチの制御端子と基準電位の間に接続され、ス
イッチの制御電圧を制限するツェナー・ダイオードを含
む。
は、スイッチの制御端子と基準電位の間に接続され、ス
イッチの制御電圧を制限するツェナー・ダイオードを含
む。
【0012】本発明の他の実施形態によれば、スイッチ
はゲート・ターンオフ・サイリスタである。
はゲート・ターンオフ・サイリスタである。
【0013】本発明の他の実施形態によれば、ブリッジ
内の各サイリスタのゲートとスイッチとの間にダイオー
ドを含む。
内の各サイリスタのゲートとスイッチとの間にダイオー
ドを含む。
【0014】本発明の第2の様態によれば、本発明の第
1の様態による複合ブリッジを制御する装置を含み、電
圧変換器のコンデンサ内のサージを制限する回路が提供
される。
1の様態による複合ブリッジを制御する装置を含み、電
圧変換器のコンデンサ内のサージを制限する回路が提供
される。
【0015】本発明の第2の様態の一実施形態によれ
ば、スイッチを制御する手段は、基準電位に接続された
トランスミッタ、スイッチの制御端子に接続されたコレ
クタおよびベースを有するバイポーラ・トランジスタ
と、整流された交流電圧を発生するブリッジの第2の出
力端子とトランジスタのベースとの間に接続され、電圧
範囲を設定する制御ツェナー・ダイオードとを含む。
ば、スイッチを制御する手段は、基準電位に接続された
トランスミッタ、スイッチの制御端子に接続されたコレ
クタおよびベースを有するバイポーラ・トランジスタ
と、整流された交流電圧を発生するブリッジの第2の出
力端子とトランジスタのベースとの間に接続され、電圧
範囲を設定する制御ツェナー・ダイオードとを含む。
【0016】サージを制限する回路は、一実施形態で
は、スイッチの制御端子と整流された直流電源電圧を発
生する出力端子との間で電流制限抵抗と直列に接続さ
れ、制御装置を始動させるツェナー・ダイオードを含
む。
は、スイッチの制御端子と整流された直流電源電圧を発
生する出力端子との間で電流制限抵抗と直列に接続さ
れ、制御装置を始動させるツェナー・ダイオードを含
む。
【0017】本発明の第3の様態によれば、本発明の第
1の様態による複合ブリッジを制御する装置を含み、整
流された交流電圧の0を通る遷移の近傍において負荷に
電力投入する回路が提供される。
1の様態による複合ブリッジを制御する装置を含み、整
流された交流電圧の0を通る遷移の近傍において負荷に
電力投入する回路が提供される。
【0018】本発明の第3の様態の一実施形態によれ
ば、スイッチを制御する手段は、電流制限抵抗を介して
交流電源電圧の2つの端子に接続されたスイッチの制御
端子と基準電位との間に接続され、負荷に電力投入する
信号によって制御されるアノードゲート・サイリスタ
と、サイリスタのゲートと交流電源電圧の2つの端子と
の間で電流制限抵抗を介して交流電源電圧の2つの端子
に接続されたツェナー・ダイオードとを含む。
ば、スイッチを制御する手段は、電流制限抵抗を介して
交流電源電圧の2つの端子に接続されたスイッチの制御
端子と基準電位との間に接続され、負荷に電力投入する
信号によって制御されるアノードゲート・サイリスタ
と、サイリスタのゲートと交流電源電圧の2つの端子と
の間で電流制限抵抗を介して交流電源電圧の2つの端子
に接続されたツェナー・ダイオードとを含む。
【0019】本発明の上記目的、特徴および利点ならび
にその他について、添付の図面と関連して以下の特定の
実施形態の非限定的な説明において詳細に検討する。
にその他について、添付の図面と関連して以下の特定の
実施形態の非限定的な説明において詳細に検討する。
【0020】
【発明の実施の形態】図が見やすいように、同じ構成要
素は異なる図面において同じ参照記号によって示してあ
る。同様に、図2、図4および図6のタイミング図は一
定の縮尺ではない。また図が見やすいように、記載の装
置および回路の順方向バイアスされたPN接合内の電圧
降下は無視する。
素は異なる図面において同じ参照記号によって示してあ
る。同様に、図2、図4および図6のタイミング図は一
定の縮尺ではない。また図が見やすいように、記載の装
置および回路の順方向バイアスされたPN接合内の電圧
降下は無視する。
【0021】図1および図2に、本発明の第1の様態に
よる複合ブリッジのスイッチを0電圧の近傍において制
御する装置を示す。
よる複合ブリッジのスイッチを0電圧の近傍において制
御する装置を示す。
【0022】本発明では、2つのダイオードD1および
D2、および2つのアノードゲート・サイリスタTh1
およびTh2またはその同等物から構成された複合ブリ
ッジ1(図1)を使用する。ブリッジ1の第1の対角線
は、交流電源電圧Ve、例えば本線電圧の端子E1およ
びE2に接続される。ブリッジ1の第2の対角線は、整
流された電源電圧を発生する端子AおよびGに接続され
る。端子Gは、基準電位を発生し、一般に接地である。
D2、および2つのアノードゲート・サイリスタTh1
およびTh2またはその同等物から構成された複合ブリ
ッジ1(図1)を使用する。ブリッジ1の第1の対角線
は、交流電源電圧Ve、例えば本線電圧の端子E1およ
びE2に接続される。ブリッジ1の第2の対角線は、整
流された電源電圧を発生する端子AおよびGに接続され
る。端子Gは、基準電位を発生し、一般に接地である。
【0023】本発明の特徴は、ブリッジが交流電圧の電
圧0を通る遷移の近傍においてのみ導通状態に入るよう
に、オンおよびオフするように制御できるスイッチ2に
よって複合ブリッジ1の制御を編成することである。
圧0を通る遷移の近傍においてのみ導通状態に入るよう
に、オンおよびオフするように制御できるスイッチ2に
よって複合ブリッジ1の制御を編成することである。
【0024】スイッチ2は、サイリスタTh1およびT
h2のアノードを制御抵抗Rzを介して接地(端子G)
に接続する。サイリスタTh1およびTh2のゲートに
よって交流電源電圧が短絡するのを回避するために、2
つのダイオードD3およびD4が各サイリスタTh1お
よびTh2のゲートとスイッチ2との間に挿入される。
h2のアノードを制御抵抗Rzを介して接地(端子G)
に接続する。サイリスタTh1およびTh2のゲートに
よって交流電源電圧が短絡するのを回避するために、2
つのダイオードD3およびD4が各サイリスタTh1お
よびTh2のゲートとスイッチ2との間に挿入される。
【0025】スイッチ2は、交流電源電圧Veの絶対値
が所定のしきい値V1を越えたときにスイッチ2をオフ
にし、かつ電圧Veの値が−V1と+V1の間に含まれ
る範囲内にあるときにスイッチ2をオンにするようにな
された制御手段3と関連する。したがって、ブリッジ1
は、電圧0の近傍に入るように選択された電圧範囲(−
V1、+V1)内でのみ導通状態に入る。ただし、ブリ
ッジのサイリスタは、ひとたびトリガされると、所望の
整流された電源電圧を供給する半波の終わりまで導通状
態のままである。
が所定のしきい値V1を越えたときにスイッチ2をオフ
にし、かつ電圧Veの値が−V1と+V1の間に含まれ
る範囲内にあるときにスイッチ2をオンにするようにな
された制御手段3と関連する。したがって、ブリッジ1
は、電圧0の近傍に入るように選択された電圧範囲(−
V1、+V1)内でのみ導通状態に入る。ただし、ブリ
ッジのサイリスタは、ひとたびトリガされると、所望の
整流された電源電圧を供給する半波の終わりまで導通状
態のままである。
【0026】本発明の一特徴によれば、制御手段3は、
交流電源電圧か、または複合ブリッジからの整流された
電圧によって直接供給される。この特徴は、図3および
図5の説明から明らかになろう。
交流電源電圧か、または複合ブリッジからの整流された
電圧によって直接供給される。この特徴は、図3および
図5の説明から明らかになろう。
【0027】本発明の好ましい実施形態によれば、スイ
ッチ2はゲート・ターンオフ・サイリスタ(GTO)で
ある。ただし、スイッチ2の代わりに、MOSパワー・
トランジスタまたはバイポーラ・パワー・トランジスタ
が使用できることに留意されたい。また、スイッチ2
は、本来の単投スイッチ(GTOサイリスタの場合がそ
うである)であるか、またはスイッチ2とサイリスタT
h1およびTh2のゲートとの間に挿入されたダイオー
ドD3およびD4によって単投スイッチにすることに留
意されたい。
ッチ2はゲート・ターンオフ・サイリスタ(GTO)で
ある。ただし、スイッチ2の代わりに、MOSパワー・
トランジスタまたはバイポーラ・パワー・トランジスタ
が使用できることに留意されたい。また、スイッチ2
は、本来の単投スイッチ(GTOサイリスタの場合がそ
うである)であるか、またはスイッチ2とサイリスタT
h1およびTh2のゲートとの間に挿入されたダイオー
ドD3およびD4によって単投スイッチにすることに留
意されたい。
【0028】図2に、図1に示されるような制御回路の
動作を示す。図2は、ブリッジ1の出力電圧VAGの推移
およびスイッチ2のオン時間期間およびオフ時間期間を
タイミング図の形で示す図である。
動作を示す。図2は、ブリッジ1の出力電圧VAGの推移
およびスイッチ2のオン時間期間およびオフ時間期間を
タイミング図の形で示す図である。
【0029】(図2に示されていない)電圧Veの半波
の各終わりにおいて、電圧Veの絶対値(または電圧V
AGの値、ブリッジの導通ダイオードおよびサイリスタの
PN接合内の電圧降下は無視する)がしきい電圧V1
(時刻t0)よりも小さくなるとすぐに、スイッチ2は
オンになる。スイッチ2は、電圧Veが次の半波の始め
において電圧V1に達しない限りオンのままであり、し
たがって順方向バイアスされたサイリスタTh1またT
h2が次の半波において導通状態に入る。
の各終わりにおいて、電圧Veの絶対値(または電圧V
AGの値、ブリッジの導通ダイオードおよびサイリスタの
PN接合内の電圧降下は無視する)がしきい電圧V1
(時刻t0)よりも小さくなるとすぐに、スイッチ2は
オンになる。スイッチ2は、電圧Veが次の半波の始め
において電圧V1に達しない限りオンのままであり、し
たがって順方向バイアスされたサイリスタTh1またT
h2が次の半波において導通状態に入る。
【0030】本発明によれば、抵抗Rzおよびしきい電
圧V1(例えば10〜20ボルト程度)は、オンのとき
のスイッチ2を流れる電流がブリッジ1のサイリスタの
一方の開始電流に達するように選択される(スイッチ2
の直列抵抗を考慮に入れる)。この電流が十分になると
すぐに(時刻t1)、順方向バイアスされたサイリスタ
が始動し、ブリッジが半波の終わりまで導通状態に入
る。
圧V1(例えば10〜20ボルト程度)は、オンのとき
のスイッチ2を流れる電流がブリッジ1のサイリスタの
一方の開始電流に達するように選択される(スイッチ2
の直列抵抗を考慮に入れる)。この電流が十分になると
すぐに(時刻t1)、順方向バイアスされたサイリスタ
が始動し、ブリッジが半波の終わりまで導通状態に入
る。
【0031】スイッチ2のターンオフは、電圧VAGが半
波の始めの近傍においてしきい値V1に達する時刻t2
において起こる。このため、ひとたびスイッチ2がオフ
になると、同じ半波内でブリッジが新たに始動すること
が不可能になる。これは、例えば、電圧Veの微小障害
の場合を含む。この設計では、抵抗Rzの電力損がかな
り小さくなる。
波の始めの近傍においてしきい値V1に達する時刻t2
において起こる。このため、ひとたびスイッチ2がオフ
になると、同じ半波内でブリッジが新たに始動すること
が不可能になる。これは、例えば、電圧Veの微小障害
の場合を含む。この設計では、抵抗Rzの電力損がかな
り小さくなる。
【0032】したがって、本発明の利点は、抵抗Rzの
電力損が低い電圧のもとでのみ、短い期間中、各半波ご
とに起こることである。
電力損が低い電圧のもとでのみ、短い期間中、各半波ご
とに起こることである。
【0033】次に、本発明の使用について、本発明の他
の2つの様態を示す2つの例示の回路に関して説明す
る。
の2つの様態を示す2つの例示の回路に関して説明す
る。
【0034】図3および図4は、例えばスイッチモード
電源システム用の電力変換器のコンデンサ内のサージを
制限する回路に適用する場合の図1の回路の使用を示
す。
電源システム用の電力変換器のコンデンサ内のサージを
制限する回路に適用する場合の図1の回路の使用を示
す。
【0035】インダクタンスLがブリッジ1の端子Aと
コンデンサCの第1の端子A’との間にダイオードDと
直列に挿入される。コンデンサCの他方の端子は接地
(端子G)に接続される。本線電源から交流電圧と同相
の電流を引き出すことによって直流電圧を発生させるた
めに、スイッチKがダイオードDのアノードと接地の間
に接続される。端子A’と端子Gの間の電圧Vout
は、例えば400ボルトの調整された直流電源電圧を構
成する。図示の例では、変換器はいわゆる力率補償回路
の働きをする。ただし、補償回路は、他の従来の手段に
よって実施することができ、または用途に応じて省略す
ることもできることに留意されたい。
コンデンサCの第1の端子A’との間にダイオードDと
直列に挿入される。コンデンサCの他方の端子は接地
(端子G)に接続される。本線電源から交流電圧と同相
の電流を引き出すことによって直流電圧を発生させるた
めに、スイッチKがダイオードDのアノードと接地の間
に接続される。端子A’と端子Gの間の電圧Vout
は、例えば400ボルトの調整された直流電源電圧を構
成する。図示の例では、変換器はいわゆる力率補償回路
の働きをする。ただし、補償回路は、他の従来の手段に
よって実施することができ、または用途に応じて省略す
ることもできることに留意されたい。
【0036】コンデンサC内のサージの制限は、ブリッ
ジのサイリスタの一方、例えばTh1と並列に取り付け
られたダイオードDaと直列の抵抗Raによって実施さ
れる。この実施形態では、単一のサイリスタが抵抗Ra
またはダイオードDaと関連するか、または2つのサイ
リスタが抵抗RaおよびダイオードDaと関連する。
ジのサイリスタの一方、例えばTh1と並列に取り付け
られたダイオードDaと直列の抵抗Raによって実施さ
れる。この実施形態では、単一のサイリスタが抵抗Ra
またはダイオードDaと関連するか、または2つのサイ
リスタが抵抗RaおよびダイオードDaと関連する。
【0037】本発明によれば、図1に示されるものなど
制御装置を使用して複合ブリッジを制御する。スイッチ
2の制御手段、本明細書ではGTOサイリスタは、その
コレクタがGTOサイリスタのゲートに接続され、その
トランスミッタが接地に接続されたバイポーラ・トラン
ジスタTを含む。トランジスタTのベースは、ベース電
流を制御する抵抗R1と直列の制御ツェナー・ダイオー
ドDZ1を介して、ブリッジ1の出力端子Aに接続され
る。ツェナー・ダイオードDZ1のしきい電圧V1は、
GTOサイリスタのオン範囲を設定する。
制御装置を使用して複合ブリッジを制御する。スイッチ
2の制御手段、本明細書ではGTOサイリスタは、その
コレクタがGTOサイリスタのゲートに接続され、その
トランスミッタが接地に接続されたバイポーラ・トラン
ジスタTを含む。トランジスタTのベースは、ベース電
流を制御する抵抗R1と直列の制御ツェナー・ダイオー
ドDZ1を介して、ブリッジ1の出力端子Aに接続され
る。ツェナー・ダイオードDZ1のしきい電圧V1は、
GTOサイリスタのオン範囲を設定する。
【0038】また、GTOサイリスタのゲートは、電流
制限抵抗R2と直列のツェナー・ダイオードDZ2を介
して、コンデンサCの端子A’に接続される。ダイオー
ドDZ2の役目は、力率を補正する回路が定常状態にな
らない限り、制御装置が動作できないようにすること、
すなわちダイオードDaおよび抵抗Raを通る電流によ
りコンデンサCが初期充電されるようにすることであ
る。ダイオードDZ2のしきい電圧V2は高い(数百ボ
ルト程度)。したがって、ダイオードDZ2は、制御装
置を始動させる手段を構成する。
制限抵抗R2と直列のツェナー・ダイオードDZ2を介
して、コンデンサCの端子A’に接続される。ダイオー
ドDZ2の役目は、力率を補正する回路が定常状態にな
らない限り、制御装置が動作できないようにすること、
すなわちダイオードDaおよび抵抗Raを通る電流によ
りコンデンサCが初期充電されるようにすることであ
る。ダイオードDZ2のしきい電圧V2は高い(数百ボ
ルト程度)。したがって、ダイオードDZ2は、制御装
置を始動させる手段を構成する。
【0039】最初に、コンデンサCが放電されたとき、
電圧Voutは0であり、GTOサイリスタは阻止され
る(ゲート電流を受け取らない)。したがって、サイリ
スタTh1およびTh2も阻止される。したがって、電
流がダイオードDaおよび抵抗Raを流れることによっ
てコンデンサCの初期充電が起こる。
電圧Voutは0であり、GTOサイリスタは阻止され
る(ゲート電流を受け取らない)。したがって、サイリ
スタTh1およびTh2も阻止される。したがって、電
流がダイオードDaおよび抵抗Raを流れることによっ
てコンデンサCの初期充電が起こる。
【0040】コンデンサCの充電が値V2に達するとす
ぐに、ダイオードDZ2がなだれを開始し、これにより
GTOサイリスタが導通状態に入る。
ぐに、ダイオードDZ2がなだれを開始し、これにより
GTOサイリスタが導通状態に入る。
【0041】保護ツェナー・ダイオードDZ3をGTO
サイリスタのゲートと接地の間に配置することが好まし
い。ダイオードDZ3は、GTOサイリスタのゲート電
圧を制限するだけでなく、トランジスタTを保護し、し
たがって低電圧トランジスタが使用できる。抵抗R2に
より、さもなければコンデンサCの充電レベルと、抵抗
R2がない場合に端子A’と接地の間に直列に接続され
るツェナー・ダイオードDZ2およびDZ3のしきい値
との間に生じるであろう衝突が回避できることに留意さ
れたい。
サイリスタのゲートと接地の間に配置することが好まし
い。ダイオードDZ3は、GTOサイリスタのゲート電
圧を制限するだけでなく、トランジスタTを保護し、し
たがって低電圧トランジスタが使用できる。抵抗R2に
より、さもなければコンデンサCの充電レベルと、抵抗
R2がない場合に端子A’と接地の間に直列に接続され
るツェナー・ダイオードDZ2およびDZ3のしきい値
との間に生じるであろう衝突が回避できることに留意さ
れたい。
【0042】したがって、本発明による制御装置は、定
常状態が維持されている限り、すなわちダイオードDZ
2がなだれ状態にある限り動作する。
常状態が維持されている限り、すなわちダイオードDZ
2がなだれ状態にある限り動作する。
【0043】定常状態における本発明による回路の動作
について、電圧VAGおよびGTOサイリスタのゲート電
圧Vgをタイミング図の形で示す図4と関連して論じ
る。
について、電圧VAGおよびGTOサイリスタのゲート電
圧Vgをタイミング図の形で示す図4と関連して論じ
る。
【0044】定常状態の半波の始めにおいて(時刻t
3)、サイリスタTh1およびTh2は阻止されてい
る。トランジスタTも、ダイオードDZ1が導通しない
ので阻止されている(電圧VAGは0)。GTOサイリス
タは、ダイオードDZ2がなだれ状態にあるので導通で
きる。電圧Vgは、ダイオードDZ3のしきい電圧V3
に制限される。
3)、サイリスタTh1およびTh2は阻止されてい
る。トランジスタTも、ダイオードDZ1が導通しない
ので阻止されている(電圧VAGは0)。GTOサイリス
タは、ダイオードDZ2がなだれ状態にあるので導通で
きる。電圧Vgは、ダイオードDZ3のしきい電圧V3
に制限される。
【0045】時刻t1において、GTOサイリスタおよ
び抵抗Rzを通る電流がサイリスタTh1またはTh2
の一方をトリガするのに十分になったとき、順方向バイ
アスされているサイリスタ(図示の例では、Th2)が
導通し始める。次いで、電圧VAGは、整流された半波の
形状に入る。
び抵抗Rzを通る電流がサイリスタTh1またはTh2
の一方をトリガするのに十分になったとき、順方向バイ
アスされているサイリスタ(図示の例では、Th2)が
導通し始める。次いで、電圧VAGは、整流された半波の
形状に入る。
【0046】時刻t2において、電圧VAGがダイオード
DZ1のしきい電圧V1に達したとき、ダイオードDZ
1はなだれを開始し、トランジスタTは飽和する。GT
Oサイリスタは阻止され、抵抗Rzの電力損を抑制す
る。サイリスタTh2は、順方向バイアスされている限
り、すなわち実質上半波の終わり(時刻t3)まで導通
状態のままである。
DZ1のしきい電圧V1に達したとき、ダイオードDZ
1はなだれを開始し、トランジスタTは飽和する。GT
Oサイリスタは阻止され、抵抗Rzの電力損を抑制す
る。サイリスタTh2は、順方向バイアスされている限
り、すなわち実質上半波の終わり(時刻t3)まで導通
状態のままである。
【0047】半波の終わりに近い時刻t0において、電
圧VAGがしきい電圧V1よりも小さくなったとき、トラ
ンジスタTは阻止され、したがってGTOサイリスタが
再び導通状態になる。
圧VAGがしきい電圧V1よりも小さくなったとき、トラ
ンジスタTは阻止され、したがってGTOサイリスタが
再び導通状態になる。
【0048】実際、サイリスタTh2は、時刻t0の
後、そこを流れる電流がその保持電流よりも小さくなる
時刻t4において阻止される。
後、そこを流れる電流がその保持電流よりも小さくなる
時刻t4において阻止される。
【0049】上述の動作は、サイリスタTh1について
次の半波(時刻t’1およびt’2)の間繰り返され
る。唯一の差異は、時刻t’1と時刻t’2の間、電圧
VAGが0でないことである。実際、サイリスタTh1が
導通しない限り、電流が抵抗Raを流れる。サイリスタ
Th2も抵抗RaおよびダイオードDaと関連している
場合、この差異はなくなる。
次の半波(時刻t’1およびt’2)の間繰り返され
る。唯一の差異は、時刻t’1と時刻t’2の間、電圧
VAGが0でないことである。実際、サイリスタTh1が
導通しない限り、電流が抵抗Raを流れる。サイリスタ
Th2も抵抗RaおよびダイオードDaと関連している
場合、この差異はなくなる。
【0050】力率を補正する回路が適切に動作するため
に、電力変換器は0電圧の近傍において動作しなければ
ならない。これは、電源電圧が十分なレベル(例えば、
10〜20ボルト程度)に達するとすぐに、サイリスタ
Th1およびTh2が始動しなければならないことを示
す。したがって、抵抗Rzは、GTOサイリスタを流れ
る電流が、サイリスタTh1またはTh2の一方をトリ
ガするのに必要なゲート電流Igtに迅速に達するのに
十分小さくなるように選択される。この電流Igtが、
電源電圧が電圧V1に達する前に抵抗Rzを流れること
ができなければならないことも考慮する。
に、電力変換器は0電圧の近傍において動作しなければ
ならない。これは、電源電圧が十分なレベル(例えば、
10〜20ボルト程度)に達するとすぐに、サイリスタ
Th1およびTh2が始動しなければならないことを示
す。したがって、抵抗Rzは、GTOサイリスタを流れ
る電流が、サイリスタTh1またはTh2の一方をトリ
ガするのに必要なゲート電流Igtに迅速に達するのに
十分小さくなるように選択される。この電流Igtが、
電源電圧が電圧V1に達する前に抵抗Rzを流れること
ができなければならないことも考慮する。
【0051】他の実施形態によれば、ダイオードDZ1
の代わりに、その中間上部がトランジスタTのベースに
接続された抵抗分圧ブリッジが使用される。
の代わりに、その中間上部がトランジスタTのベースに
接続された抵抗分圧ブリッジが使用される。
【0052】抵抗Raの抵抗損は、(V1より低い)低
い電圧のもとで発生するので、定常状態において最小で
あることに留意されたい。
い電圧のもとで発生するので、定常状態において最小で
あることに留意されたい。
【0053】制御装置には、変圧器、整流ブリッジおよ
びコンデンサを追加することなく、整流された交流電圧
が直接供給されることに留意されたい。
びコンデンサを追加することなく、整流された交流電圧
が直接供給されることに留意されたい。
【0054】図5および図6に、抵抗負荷、例えば電気
放熱器を制御する回路に適用する場合の図1の回路の使
用を示す。
放熱器を制御する回路に適用する場合の図1の回路の使
用を示す。
【0055】本明細書では、図1に示される制御装置を
使用して、整流された交流電圧VAGによって供給され、
負荷Qに電力投入する信号Vinにより、電力投入が0
電圧の近傍において起こるようにする。
使用して、整流された交流電圧VAGによって供給され、
負荷Qに電力投入する信号Vinにより、電力投入が0
電圧の近傍において起こるようにする。
【0056】論理制御信号Vin(例えば、0ボルトお
よび5ボルト)を、好ましくは抵抗Rcおよびダイオー
ドDcを介して、サイリスタTh3のゲートに印加す
る。サイリスタTh3のカソードは接地(端子G)に接
続され、そのアノードはスイッチ2の制御端子、本明細
書ではGTOサイリスタのゲートに接続される。
よび5ボルト)を、好ましくは抵抗Rcおよびダイオー
ドDcを介して、サイリスタTh3のゲートに印加す
る。サイリスタTh3のカソードは接地(端子G)に接
続され、そのアノードはスイッチ2の制御端子、本明細
書ではGTOサイリスタのゲートに接続される。
【0057】GTOサイリスタの制御は、交流電源電圧
Veに基づいて実施される。GTOサイリスタのオン範
囲を設定する電圧しきい値V1’は、サイリスタTh3
のゲートに接続され、かつそれぞれ抵抗R3およびR4
を介して交流電圧Veの端子E1およびE2それぞれに
接続されたツェナー・ダイオードDZ1’によって設定
される。
Veに基づいて実施される。GTOサイリスタのオン範
囲を設定する電圧しきい値V1’は、サイリスタTh3
のゲートに接続され、かつそれぞれ抵抗R3およびR4
を介して交流電圧Veの端子E1およびE2それぞれに
接続されたツェナー・ダイオードDZ1’によって設定
される。
【0058】GTOサイリスタのゲートはまた、それぞ
れ抵抗R5およびR6を介して交流電圧の端子E1およ
びE2それぞれに接続される。
れ抵抗R5およびR6を介して交流電圧の端子E1およ
びE2それぞれに接続される。
【0059】ツェナー・ダイオードDZ3は、GTOサ
イリスタのゲートと接地の間に接続することが好まし
い。ダイオードDZ3の役目は、GTOサイリスタのゲ
ート電圧を制限することである。ダイオードDZ3のし
きい電圧V3は、しきい値V1’よりも低い。
イリスタのゲートと接地の間に接続することが好まし
い。ダイオードDZ3の役目は、GTOサイリスタのゲ
ート電圧を制限することである。ダイオードDZ3のし
きい電圧V3は、しきい値V1’よりも低い。
【0060】サイリスタTh3のゲート電流を制限する
抵抗R3およびR4は、同じ値を有し、サイリスタTh
3をトリガするのに必要な電流Igtを考慮して、ダイ
オードDZ1’のしきい電圧に応じて寸法決定される。
同様に、抵抗R5およびR6は、同じ値を有し、GTO
サイリスタをトリガするのに必要な電流Igtを考慮し
て、ダイオードDZ3のしきい電圧に応じて寸法決定さ
れる。
抵抗R3およびR4は、同じ値を有し、サイリスタTh
3をトリガするのに必要な電流Igtを考慮して、ダイ
オードDZ1’のしきい電圧に応じて寸法決定される。
同様に、抵抗R5およびR6は、同じ値を有し、GTO
サイリスタをトリガするのに必要な電流Igtを考慮し
て、ダイオードDZ3のしきい電圧に応じて寸法決定さ
れる。
【0061】制御装置には、交流電源電圧が直接供給さ
れることが理解できよう。信号Vinは別個に生成され
るが、負荷Qの給電は、交流電源電圧から絶縁された供
給手段を必要とせずに、本発明による装置によって可能
になる。
れることが理解できよう。信号Vinは別個に生成され
るが、負荷Qの給電は、交流電源電圧から絶縁された供
給手段を必要とせずに、本発明による装置によって可能
になる。
【0062】したがって、図3と関連して開示した回路
では、本発明を実施する場合、本発明の制御回路に給電
するために変圧器、ブリッジおよびコンデンサを追加す
る必要がなく、したがって本発明は簡単かつ安価であ
る。
では、本発明を実施する場合、本発明の制御回路に給電
するために変圧器、ブリッジおよびコンデンサを追加す
る必要がなく、したがって本発明は簡単かつ安価であ
る。
【0063】図5に示される回路の動作について、交流
電源電圧信号Veおよび電力投入信号Vinに応じて、
ブリッジ1の出力電圧VAGおよびGTOサイリスタのゲ
ート電圧Vgの推移をタイミング図の形で示す図6と関
連して以下で説明する。
電源電圧信号Veおよび電力投入信号Vinに応じて、
ブリッジ1の出力電圧VAGおよびGTOサイリスタのゲ
ート電圧Vgの推移をタイミング図の形で示す図6と関
連して以下で説明する。
【0064】信号Vinの低状態(例えば、0ボルト)
は負荷Qに対する電力投入コマンドを示し、高状態(例
えば、5ボルト)は負荷Qに給電してはならないことを
示すと仮定する。
は負荷Qに対する電力投入コマンドを示し、高状態(例
えば、5ボルト)は負荷Qに給電してはならないことを
示すと仮定する。
【0065】電力投入コマンドは、正の半波の間、電圧
VeがダイオードDZ1’のしきい電圧V1’よりも高
くなる時刻t5において発生すると仮定する。ダイオー
ドDZ1’はなだれ状態にあるので、サイリスタTh3
はオンである。これは、GTOサイリスタのゲートがそ
の後接地されるので、ブリッジ1の導通を禁止する。
VeがダイオードDZ1’のしきい電圧V1’よりも高
くなる時刻t5において発生すると仮定する。ダイオー
ドDZ1’はなだれ状態にあるので、サイリスタTh3
はオンである。これは、GTOサイリスタのゲートがそ
の後接地されるので、ブリッジ1の導通を禁止する。
【0066】半波の終わりの近傍で、電圧Veが電圧V
1’よりも低くなったとき(時刻t0)、信号Vinが
まだ低状態にあるので、サイリスタTh3は、そこを流
れる電流がその保持電流よりも小さくなるとすぐに阻止
される。とは言え、図が見やすいように、サイリスタT
h3の阻止は図6の時刻t0のところに示されている。
GTOサイリスタはすぐに始動し、そのゲート電圧は電
圧V3に制限される。ブリッジ1のサイリスタ(例え
ば、Th1)の1つは、時刻t0において導通状態に入
り、実質上半波の終わり(時刻t3)まで導通状態のま
まである。
1’よりも低くなったとき(時刻t0)、信号Vinが
まだ低状態にあるので、サイリスタTh3は、そこを流
れる電流がその保持電流よりも小さくなるとすぐに阻止
される。とは言え、図が見やすいように、サイリスタT
h3の阻止は図6の時刻t0のところに示されている。
GTOサイリスタはすぐに始動し、そのゲート電圧は電
圧V3に制限される。ブリッジ1のサイリスタ(例え
ば、Th1)の1つは、時刻t0において導通状態に入
り、実質上半波の終わり(時刻t3)まで導通状態のま
まである。
【0067】電圧Veが電圧V3よりも低くなる(時刻
t0と時刻t3の間に含まれる)時刻t6において、電
圧Vgは0に低下し始め、GTOサイリスタは阻止され
る。
t0と時刻t3の間に含まれる)時刻t6において、電
圧Vgは0に低下し始め、GTOサイリスタは阻止され
る。
【0068】次の半波の始めにおいて、サイリスタTh
3はまだ阻止されたままである(信号Vinは低状態に
ある)。電圧Vgは、交流電圧の推移に従って増大す
る。
3はまだ阻止されたままである(信号Vinは低状態に
ある)。電圧Vgは、交流電圧の推移に従って増大す
る。
【0069】十分な電流が抵抗R5またはR6の一方を
流れる時刻t7において、GTOサイリスタは始動す
る。
流れる時刻t7において、GTOサイリスタは始動す
る。
【0070】GTOサイリスタおよび抵抗Rzを流れる
電流がブリッジ内のサイリスタの一方(例えば、Th
2)の開始電流に達する時刻t1において、このサイリ
スタはトリガされ、ブリッジは導通状態に入る。
電流がブリッジ内のサイリスタの一方(例えば、Th
2)の開始電流に達する時刻t1において、このサイリ
スタはトリガされ、ブリッジは導通状態に入る。
【0071】時刻t8において、電圧Veが(絶対値
が)しきい値V1’よりも大きくなりかつGTOサイリ
スタがサイリスタTh3のトリガのために阻止される時
刻t2まで、電圧Vgは電圧V3に制限される。
が)しきい値V1’よりも大きくなりかつGTOサイリ
スタがサイリスタTh3のトリガのために阻止される時
刻t2まで、電圧Vgは電圧V3に制限される。
【0072】時刻t8と時刻t2の間、GTOサイリス
タを流れる電流は一定であることに留意されたい。抵抗
R3〜R6およびRz、したがって電圧V1’およびV
3は、時刻t8がブリッジ1のサイリスタTh1または
Th2の一方のトリガ時刻t1の後になるように選択し
なければならない。
タを流れる電流は一定であることに留意されたい。抵抗
R3〜R6およびRz、したがって電圧V1’およびV
3は、時刻t8がブリッジ1のサイリスタTh1または
Th2の一方のトリガ時刻t1の後になるように選択し
なければならない。
【0073】時刻t9において、信号Vinは、高状態
からスイッチし、負荷の給電を停止するコマンドを示
す。導通しているブリッジ・サイリスタはその端子間の
電圧が0になったときにのみ阻止されるので、このコマ
ンドは次の半波において考慮される。
からスイッチし、負荷の給電を停止するコマンドを示
す。導通しているブリッジ・サイリスタはその端子間の
電圧が0になったときにのみ阻止されるので、このコマ
ンドは次の半波において考慮される。
【0074】反対に、時刻t5、t0、t6、t3、t
7、t1、t8およびt2の動作を繰り返す時刻t’
5、t’0、t’6、t’3、t’7、t’1、t’8
およびt’2の後、信号Vinが半波の終わりにおいて
まだ低状態にある場合、反対の符号の半波と関連するサ
イリスタは、時刻t’1において導通状態に入り、時刻
t0〜t2の動作が各半波ごとに繰り返される。
7、t1、t8およびt2の動作を繰り返す時刻t’
5、t’0、t’6、t’3、t’7、t’1、t’8
およびt’2の後、信号Vinが半波の終わりにおいて
まだ低状態にある場合、反対の符号の半波と関連するサ
イリスタは、時刻t’1において導通状態に入り、時刻
t0〜t2の動作が各半波ごとに繰り返される。
【0075】したがって、負荷Qの電力投入は、交流電
源電圧の0電圧の近傍の所定の電圧範囲(−V1’、+
V1’)内でのみ行われる。
源電圧の0電圧の近傍の所定の電圧範囲(−V1’、+
V1’)内でのみ行われる。
【0076】ブリッジ1の電力投入もターンオフも交流
電源電圧の0を通る遷移の近傍においてのみ行われるの
で、負荷Qの動作は信号Vinの微小障害によって変化
しないことに留意されたい(時刻t10からt11ま
で)。同じ理由で、この回路は、信号Vinの可能なバ
ウンス(定常スイッチングにおける信号Vinの振動)
に鈍感である。
電源電圧の0を通る遷移の近傍においてのみ行われるの
で、負荷Qの動作は信号Vinの微小障害によって変化
しないことに留意されたい(時刻t10からt11ま
で)。同じ理由で、この回路は、信号Vinの可能なバ
ウンス(定常スイッチングにおける信号Vinの振動)
に鈍感である。
【0077】もちろん、本発明は、当業者が容易に考え
つく様々な変更、修正および改善が可能である。特に、
抵抗の値およびツェナー・ダイオードのしきい電圧の値
の選択は、スイッチに望ましい動作範囲および複合ブリ
ッジのサイリスタをトリガするのに必要な電流に依存す
る。さらに、本発明による複合ブリッジの制御装置は、
図3および図5と関連して説明したものと異なる他の電
力変換回路に適用できる。さらに、アノードゲート・サ
イリスタの代わりに、同等な構成要素、例えばそのゲー
トがダイオードD3およびD4と直列なトライアックが
使用できる。
つく様々な変更、修正および改善が可能である。特に、
抵抗の値およびツェナー・ダイオードのしきい電圧の値
の選択は、スイッチに望ましい動作範囲および複合ブリ
ッジのサイリスタをトリガするのに必要な電流に依存す
る。さらに、本発明による複合ブリッジの制御装置は、
図3および図5と関連して説明したものと異なる他の電
力変換回路に適用できる。さらに、アノードゲート・サ
イリスタの代わりに、同等な構成要素、例えばそのゲー
トがダイオードD3およびD4と直列なトライアックが
使用できる。
【0078】そのような変更、修正および改善はこの開
示の一部となるものとし、本発明の精神および範囲内に
入るものとする。したがって、前記の説明は、例示的な
ものであり、限定的なものではない。本発明は、以下の
請求の範囲およびその同等物に定義されるものとしての
み制限される。
示の一部となるものとし、本発明の精神および範囲内に
入るものとする。したがって、前記の説明は、例示的な
ものであり、限定的なものではない。本発明は、以下の
請求の範囲およびその同等物に定義されるものとしての
み制限される。
【図1】本発明による複合ブリッジを制御する装置の一
実施形態を示す図である。
実施形態を示す図である。
【図2】図1に示されるような装置の動作をタイミング
図の形で示す図である。
図の形で示す図である。
【図3】本発明の第2の様態による電力変換器のコンデ
ンサ内のサージを制限する回路の一実施形態を示す図で
ある。
ンサ内のサージを制限する回路の一実施形態を示す図で
ある。
【図4】図3に示されるような回路の動作をタイミング
図の形で示す図である。
図の形で示す図である。
【図5】本発明の第3の様態による電圧0の近傍におい
て負荷を制御する回路の一実施形態を示す図である。
て負荷を制御する回路の一実施形態を示す図である。
【図6】図5に示されるような回路の動作をタイミング
図の形で示す図である。
図の形で示す図である。
1 複合ブリッジ 2 スイッチ 3 制御手段 A 正の出力端子 C コンデンサ D、D1、D2、D3、D4、Da、Dc ダイオード DZ1、DZ2 制御ツェナー・ダイオード DZ1’ ツェナー・ダイオード DZ3 保護ツェナー・ダイオード E1、E2 端子 G 基準電位 GTO ゲート・ターンオフ・サイリスタ K スイッチ L インダクタンス Q 負荷 R1、R3、R4、R5、R6、Rc 抵抗 R2 電流制限抵抗 Ra 抵抗 Rz 制御抵抗 T トランジスタ Th1、Th2、Th3 アノードゲート・サイリスタ VAG ブリッジ1の出力電圧 Ve 交流電源電圧 Vout 整流された直流電源電圧
Claims (10)
- 【請求項1】 そのカソードが正の出力端子(A)に互
いに結合され、かつそのゲートが相互接続された2つの
アノードゲート・サイリスタ(Th1、Th2)を含
み、複合ブリッジ(1)を制御し、交流電圧を受け取
り、かつ整流された電源電圧を供給する装置において、 一方は2つのゲートに接続され、他方は基準電位(G)
に接続され、オンおよびオフするように制御できる単投
スイッチ(2)と、 複合ブリッジ(1)の交流電源電圧(Ve)の0電圧の
近傍の所定の電圧範囲(−V1、+V1;−V1’、+
V1’)内でのみスイッチ(2)をオンにする制御手段
(3)とを含み、 かつ前記交流電圧または前記整流された電圧が直接供給
される複合ブリッジ(1)を制御する装置。 - 【請求項2】 スイッチ(2)が、基準電位(G)に接
続された制御抵抗(Rz)と直列に取り付けられる請求
項1に記載の複合ブリッジを制御する装置。 - 【請求項3】 スイッチ(2)の制御端子と基準電位
(G)の間に接続され、スイッチ(2)の制御電圧(V
g)を制限するツェナー・ダイオード(DZ3)を含む
請求項2に記載の複合ブリッジを制御する装置。 - 【請求項4】 スイッチ(2)がゲート・ターンオフ・
サイリスタ(GTO)である請求項1から3のいずれか
一項に記載の複合ブリッジを制御する装置。 - 【請求項5】 ブリッジ(1)内の各サイリスタ(Th
1、Th2)のゲートとスイッチ(2)との間にダイオ
ード(D3、D4)を含む請求項1から4のいずれか一
項に記載の複合ブリッジを制御する装置。 - 【請求項6】 請求項1から5のいずれか一項に記載の
複合ブリッジ(1)を制御する装置を含み、電力変換器
のコンデンサ(C)内の電流サージを制限する回路。 - 【請求項7】 スイッチ(GTO)を制御する手段が、 基準電位(G)に接続されたトランスミッタ、スイッチ
(GTO)の制御端子に接続されたコレクタ、およびベ
ースを有するバイポーラ・トランジスタ(T)と、 整流された交流電圧(VAG)を発生するブリッジ(1)
の第2の出力端子(A)とトランジスタ(T)のベース
との間に接続され、電圧範囲(−V1、+V1)を設定
する制御ツェナー・ダイオード(DZ1)とを含む請求
項6に記載の回路。 - 【請求項8】 スイッチ(GTO)の制御端子と整流さ
れた直流電源電圧(Vout)を発生する出力端子
(A’)との間で電流制限抵抗(R2)と直列に接続さ
れ、制御装置を始動させるツェナー・ダイオード(DZ
2)を含む請求項6または7に記載の回路。 - 【請求項9】 請求項1から5のいずれか一項に記載の
複合ブリッジ(1)を制御する装置を含み、整流された
交流電圧(VAG)の0電圧を通る近傍において負荷
(Q)に電力投入する回路。 - 【請求項10】 スイッチを制御する手段(GTO)
が、 電流制限抵抗(R5、R6)を介して交流電源電圧(V
e)の2つの端子(E1、E2)に接続されたスイッチ
(GTO)の制御端子と基準電位(G)との間に接続さ
れ、負荷(Q)に電力投入する信号(Vin)によって
制御されるアノードゲート・サイリスタ(Th3)と、 サイリスタ(Th3)のゲートと交流電源電圧(Ve)
の2つの端子(E1、E2)との間で電流制限抵抗(R
3、R4)を介して交流電源電圧(Ve)の2つの端子
(E1、E2)に接続されたツェナー・ダイオード(D
Z1’)とを含む請求項9に記載の回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9604272 | 1996-03-29 | ||
FR9604272A FR2746981B1 (fr) | 1996-03-29 | 1996-03-29 | Commande d'un pont mixte au zero de tension |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1028379A true JPH1028379A (ja) | 1998-01-27 |
Family
ID=9490931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9091360A Withdrawn JPH1028379A (ja) | 1996-03-29 | 1997-03-27 | 0ボルト電圧における複合ブリッジの制御 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5995395A (ja) |
EP (1) | EP0820141B1 (ja) |
JP (1) | JPH1028379A (ja) |
DE (1) | DE69734130D1 (ja) |
FR (1) | FR2746981B1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6549438B2 (en) | 2001-04-30 | 2003-04-15 | Precision Automation, Inc. | AC-to-DC converter circuit utilizing IGBT's for improved efficiency |
US6493245B1 (en) * | 2001-08-15 | 2002-12-10 | Astec International Limited | Inrush current control for AC to DC converters |
US6714429B2 (en) | 2001-08-15 | 2004-03-30 | Astec International Limited | Active inrush current control for AC to DC converters |
US20060274468A1 (en) * | 2005-06-03 | 2006-12-07 | Phadke Vijay G | Active inrush current control using a relay for AC to DC converters |
US7656692B2 (en) * | 2007-10-31 | 2010-02-02 | Sadwick Laurence P | Method and apparatus for supplying and switching power |
US8238127B1 (en) | 2007-10-31 | 2012-08-07 | Sadwick Laurence P | Method and apparatus for supplying and switching power |
EP2154774A1 (en) | 2008-08-12 | 2010-02-17 | ABB Oy | Method of controlling a rectifying bridge in a diode mode and a circuit for the control |
DE202011002880U1 (de) * | 2011-01-29 | 2012-05-02 | Aizo Ag | Halbleiter-Netzteil |
US10405651B1 (en) | 2014-02-07 | 2019-09-10 | Teri Kramer | Portable paper organizer |
DE102014006365B4 (de) | 2014-04-30 | 2022-08-11 | Sew-Eurodrive Gmbh & Co Kg | Vorrichtung zum Betreiben eines Gleichrichters, insbesondere einer halbgesteuerten Gleichrichterbrücke, und Verfahren zum Betreiben eines Gleichrichters |
FR3027472A1 (fr) | 2014-10-17 | 2016-04-22 | St Microelectronics Tours Sas | Circuit de redressement controle |
FR3034924A1 (fr) * | 2015-04-07 | 2016-10-14 | St Microelectronics Tours Sas | Convertisseur alternatif-continu a limitation du courant d'appel |
FR3034926A1 (fr) | 2015-04-07 | 2016-10-14 | St Microelectronics Tours Sas | Convertisseur de puissance a limitation du courant d'appel |
US9912249B2 (en) | 2015-12-15 | 2018-03-06 | Stmicroelectronics (Tours) Sas | Rectifying circuit with thyristors |
FR3113990B1 (fr) * | 2020-09-07 | 2023-11-17 | St Microelectronics Tours Sas | Dispositif de commande d'un thyristor |
EP4447320A1 (en) * | 2023-04-13 | 2024-10-16 | STMicroelectronics International N.V. | Control circuit of a triac or a thyristor |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3305763A (en) * | 1963-01-29 | 1967-02-21 | Forbro Design Corp | Voltage/current regulated power supplies |
US3320512A (en) * | 1963-11-13 | 1967-05-16 | Martin Marietta Corp | Regulated power supply with high speed transient response |
US3562621A (en) * | 1967-07-26 | 1971-02-09 | Technipower Inc | Inrush current limiting circuit for rectifier circuits with capacitive load |
AT304420B (de) * | 1969-05-17 | 1973-01-10 | Zanussi A Spa Industrie | Elektrischer Antrieb für eine Waschmaschine |
US3758840A (en) * | 1972-05-15 | 1973-09-11 | Hewlett Packard Co | Power supply utilizing improved voltage regulation |
US3908159A (en) * | 1974-06-03 | 1975-09-23 | Quasar Electronics Corp | Regulated power supply with start-up and protective circuits |
JPS5953673B2 (ja) * | 1977-08-09 | 1984-12-26 | ソニー株式会社 | 電源回路 |
US4204148A (en) * | 1978-07-24 | 1980-05-20 | Esquire, Inc. | Regulation circuit |
DE3404446A1 (de) * | 1984-02-08 | 1985-08-08 | Siemens AG, 1000 Berlin und 8000 München | Phasenanschnittsteuerung fuer ein transformatornetzteil |
US4675798A (en) * | 1985-07-15 | 1987-06-23 | Harris Corporation | Direct coupled switching power supply with GTO SCR switching element |
CA2034824A1 (en) * | 1991-01-23 | 1992-07-24 | John Alan Gibson | Current harmonic, current form factor and power factor modification unit for rectifier supplied loads |
KR930001548A (ko) * | 1991-06-13 | 1993-01-16 | 강진구 | 돌입 전류방지 장치를 갖춘 커패시터 입력형 정류 평활기 |
KR940007716B1 (ko) * | 1992-07-03 | 1994-08-24 | 삼성전자 주식회사 | 연속전류 제어형 p.f.c 회로 |
US5572416A (en) * | 1994-06-09 | 1996-11-05 | Lucent Technologies Inc. | Isolated input current sense means for high power factor rectifier |
US5568041A (en) * | 1995-02-09 | 1996-10-22 | Magnetek, Inc. | Low-cost power factor correction circuit and method for electronic ballasts |
DK0732797T3 (da) * | 1995-03-16 | 2002-03-18 | Franklin Electric Co Inc | Effektfaktorkorrektion |
FR2742013B1 (fr) * | 1995-11-30 | 1998-03-27 | Sgs Thomson Microelectronics | Procede et dispositif de limitation d'appel de courant d'un condensateur associe a un redresseur |
FR2742010B1 (fr) * | 1995-11-30 | 1998-02-13 | Sgs Thomson Microelectronics | Dispositif d'amelioration du facteur de puissance d'une alimentation redressee |
-
1996
- 1996-03-29 FR FR9604272A patent/FR2746981B1/fr not_active Expired - Fee Related
-
1997
- 1997-03-25 EP EP97410039A patent/EP0820141B1/fr not_active Expired - Lifetime
- 1997-03-25 DE DE69734130T patent/DE69734130D1/de not_active Expired - Lifetime
- 1997-03-27 US US08/835,048 patent/US5995395A/en not_active Expired - Lifetime
- 1997-03-27 JP JP9091360A patent/JPH1028379A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP0820141A3 (fr) | 1999-03-03 |
EP0820141A2 (fr) | 1998-01-21 |
DE69734130D1 (de) | 2005-10-13 |
FR2746981B1 (fr) | 1998-06-19 |
FR2746981A1 (fr) | 1997-10-03 |
EP0820141B1 (fr) | 2005-09-07 |
US5995395A (en) | 1999-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5822203A (en) | Method and device for limiting the current surge in a capacitor associated with a rectifier | |
US5640317A (en) | High voltage start-up circuit and method therefor | |
US5282126A (en) | Start circuit for a switched mode power supply | |
US7483280B2 (en) | Capacitive power supply circuit and method | |
US4937731A (en) | Power supply with automatic input voltage doubling | |
JPH1028379A (ja) | 0ボルト電圧における複合ブリッジの制御 | |
US7019474B2 (en) | Constant current regulator using IGBT's with simplified timing | |
US6493245B1 (en) | Inrush current control for AC to DC converters | |
EP1706941B1 (en) | Dv/dt-detecting overcurrent protection circuit for power supply | |
US9106149B2 (en) | Start-up circuitry | |
US6462973B2 (en) | A.C./D.C. converter that automatically adapts to the amplitude of the supply voltage | |
US20160301298A1 (en) | Power converter with inrush current limitation | |
US10686388B2 (en) | Rectifying bridge control circuit | |
JPH02228298A (ja) | 発電機の電圧調整器用電力回路及び界磁電流発生方法 | |
CN111464034A (zh) | 电源转换器、用于开关模式电源的同步整流器控制器及其方法 | |
KR101045198B1 (ko) | 전력 제어 시스템 개시 방법 및 회로 | |
US11271493B2 (en) | Thyristor control | |
JP2000253650A (ja) | スイッチング電源装置 | |
CN214014104U (zh) | 电子电路 | |
US4713740A (en) | Switch-mode power supply | |
JPH01190026A (ja) | 低電力が給電される駆動回路 | |
CN112787514A (zh) | 在基于模拟控制器的功率转换器中减少静态功耗的方案 | |
US10659041B2 (en) | Control of an anode-gate thyristor | |
JP3887750B2 (ja) | 突入電流防止回路 | |
US6542022B2 (en) | Voltage pulse analog generator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040601 |