JPS5936035Y2 - サイリスタ発振回路 - Google Patents

Description

【考案の詳細な説明】 本考案はサイリスタを用いたサイリスタ発振回路に関す
るものである。

一般に、サイリスタ発振回路はサイリスタと時定数回路
とを組み合せ、時定数回路の充放電に応じてサイリスタ
を遮断及び導通させることによって発振動作を行なって
いる。

従来、この種の発振回路として、時定数回路の充電部に
トランジスタを使用し、このトランジスタを通して時定
数回路のコンデンサを充電する形式のものがある。

この発振回路はサイリスタのゲート電極に対してトラン
ジスタのベースから電流を供給することにより、サイリ
スタを導通状態から非導通状態へ復帰させている。

この発振回路では、後述するように、トランジスタのほ
かにダイオードを不可避的に使用しなければならず、し
かも、これらトランジスタ及びダイオードとして、限定
された特性を持つものを用いなければならないという制
約がある。

また、この発振回路は外来ノイズによって影響を受けや
すいという欠点もある。

本考案の目的は限定された部品を使用することなく、標
準部品により安定な発振動作を行なえるサイリスタ発振
回路を提供することである。

本考案の他の目的はサイリスタのターンオフ動作を確実
に行なえると共に、ノイズ耐量を改善できるサイリスタ
発振回路を提供することである。

本考案によれば、サイリスタとこのサイリスタに結合さ
れた時定数回路とを有し、時定数回路にはコンデンサの
ほかに、充電部としてトランジスタを備えたサイリスタ
発振回路において、このトランジスタのコレクタをサイ
リスタのゲートに接続すると共に、アノード及びカソー
ドとで構成されるサイリスタの主電極のうち、予め定め
られた主電極をトランジスタのエミッタに接続した構成
を有するサイリスタ発振回路が得られる。

この構成では、サイリスタの導通時、トランジスタのベ
ースから供給される電流をコレクタを通して、サイリス
クのゲートに流すことができる。

これにより、サイリスタの非導通状態への復帰時には、
トランジスタのエミッタと接続されたサイリスタの主電
極及びす、イリスタのゲート間を低インピーダンスにす
ることができる。

この発振回路はトランジスタとサイリスタとを結合する
ためのダイオードを使用する必要がなく、且つ、トラン
ジスタの特性を選択する必要もない。

したがって、構成部品数が少なく、使用部品の制限を受
けることがないサイリスタ発振回路が得られる。

また、サイリスタの非導通状態への復帰時、前述した通
り、主電極とゲート間が低インピーダンスになるため、
外来ノイズにより再度導通状態に移行するのを防止でき
る。

以下、図面を参照して説明する。

第１図を参照すると、Ｎゲートサイリスタ１０を用いた
従来のサイリスタ発振回路の一例が示されている。

この発振回路は第１の電源端子対１１． ＩＴ’及び第
２の電源端子対１２．１２’とを備え、第１の電源端子
対１１．１１’はスイッチ１４を介して第１の電源１６
に接続され、第２の電源端子対１２．１２’は第２の電
源１７に接続されている。

尚、電源端子１丁及び１２′は接地される。

第１の電源端子対１１．１１間には、抵抗１８及び１９
の直列回路が接続され、面抵抗の接続点はサイリスタ１
０のゲートに接続され、サイリスタ１０のゲートに、面
抵抗１８及び１９によって定まるゲートバイアスが与え
られる。

サイリスタ１０のカソードは出力端子２１に接続される
と共に、電流制限用抵抗２２を介して接地されている。

更に、この発振回路は時定数回路として、サイリスタ１
０のアノードと接地間に接続されたコンデンサ２５、サ
イリスタ１０のアノードと電源端子１１間に接続された
充電電流供給用抵抗２６、及びトランジスタ２７とを有
している。

図に示すように、このトランジスタ２７はエミッタをコ
ンデンサとサイリスタ１０のアノードとの共通接続点に
接続され、コレクタを抵抗２８を介して電源端子１１に
接続されている。

また、トランジスタ２７のベースは電流制限用抵抗２９
を介して電源端子１２に接続される一方、ダイオード３
１及び３２を通して、サイリスタ１０のゲートに接続さ
れている。

この場合、サイリスタの非導通状態への復帰はトランジ
スタ２７のベース電流をダイオード３１及び３２を通し
てサイリスタ１０のゲートに流し込み、保持電流値を大
きくし、アノード電流を減少させることにより行なって
いる。

この回路では、サイリスタ１０のゲートアノード間電圧
が非導通時と導通時では僅かに変化することを利用して
いるため、前述した欠点がある。

第２図を参照すると、本考案の一実施例に係るサイリス
タ発振回路が示されており、ここでは、Ｎゲートサイリ
スタ１０が使用されている。

第２図において、第１図と対応する部分には同一の参照
符号が付されている。

第１図と同様に、サイリスタ１０のゲートはゲートバイ
アスを供給するための抵抗１８及び１９の共通接続点に
接続され、カソード及びアノードは抵抗２２及び２６と
それぞれ接続されている。

また、アノード及び接地間には、コンデンサが接続され
ている。

コンテ゛ンサ２５及び抵抗２６と共に、時定数回路の充
電部を構成するトランジスタ２７はエミッタをサイリス
タ１０のアノードとコンデンサの共通接続点に接続され
、ベースを抵抗２９を通して電源端子１２に結合されて
いる。

更に、トランジスタ２７のコレクタはサイリスタ１０の
ゲートに直接的に接続されている。

この状態では、抵抗２６は第１の電源１６とコンテ゛ン
サ２５との間にトランジスタ２７と並列的に接続されて
いることがわかる。

尚、第１の電源１６の電源電圧は例えば、１０■程度で
あり、抵抗１８及び１９は数十にΩである。

第２の電源１７の電圧は抵抗１８及び１９によって分圧
された電圧より低く選ばれている。

更に、抵抗２６としては１００ ｋΩ〜ＩＭΩの高抵抗
が使用される。

スイッチ１４を閉成すると、コンデンサ２５はその両端
電圧が第１の電源１６の電源電圧からトランジスタ２７
のペースエミッタ間電圧を差し引いた所定電圧になるま
で、抵抗２６及び抵抗１８からトランジスタ２７を通し
て充電される。

コンデンサ２５の両端電圧が前述した所定電圧に達した
後は、トランジスタ２７が遮断状態となるため、コンデ
ンサ２５は抵抗２６のみを通して充電される。

コンデンサ２５の電圧が抵抗１８及び１９によって分圧
された電圧より、サイリスタ１０のゲートトリガ電圧分
だけ高くなると、サイリスタ１０は導通し、コンデンサ
２５はサイリスタ１０を通して放電する。

一方、コンテ゛ンサ２５が充電されている間、トランジ
スタ２７のベース電流はコンテ゛ンサ２５のｔ圧が第１
の電源１６の電源電圧からトランジスタ２７のペースエ
ミッタ間電圧を差し引いた電圧になるまでの間流れる。

サイリスタ１０が導通している間、サイリスタ１０のア
ノード電圧はゲート電圧より約０．８ Ｖ高くなるため
、トランジスタ２７のベースから流入した電流はコレク
タへ流れる。

この電流はサイリスタ２７のゲートからソードへ流れ込
むため、サイリスタ１０の保持電流値が大きくなると共
に、前述したように、トランジスタ２７からサイリスタ
１０のアノードへ流れる電流が遮断されるため、非導通
状態に容易に復帰する。

サイリスタ１０が非導通状態になると、トランジスタ２
７は正規のバイアス状態となるため、コレクタエミッタ
間は低インピーダンスとなり、再びコンテ゛ンサ２５へ
の充電が始まる。

以上説明したように、本考案に係るサイリスタ発振回路
はＮゲートサイリスタ１０の非導通時、トランジスタ２
７をコンデンサ２５の充電回路として動作させ、サイリ
スタ１０の導通時、充電回路としてのトランジスタ動作
を禁止すると共に、ベース電流をコレクタを介してす・
１′リスタ１０のゲートに流し込むことにより、サイリ
スタ１０の保持電流値を大きくできるため、安定な弛張
発振を行なうことが可能である。

第３図を参照すると、本考案の他の実施例に係るサイリ
スタ発振回路は第２図で使用したＮゲートサイリスタ１
０及びＮＰＮ）ランジスタ２７の代りに、Ｐゲートサイ
リスタ３０及びＰＮＰ）ランジスタ３１をそれぞれ使用
している。

この場合、ＰＮＰトランジスタ３１のエミッタ及びコレ
クタはそれぞれサイリスタ３０のカソード及びゲートに
接続され、出力端子２１はサイリスタ３０のアノードか
ら取り出されている。

また、サイリスタ３０のカソードにはコンテ゛ンサ２５
を充電するための抵抗２６が接続され、アノードには電
流制限用抵抗２２が接続されている。

この実施例においても、第２図と同様に、コンテ゛ンサ
２５の充電をトランジスタ３１を通して行ない、且つ、
サイリスタ３０の非導通時、トランジスタ３１のベース
電流をコレクタを通してサイリスタ３０のゲートへ保持
電流として流し込み、サイリスタ３０を復帰させること
ができる。

第２図及び゛第３図からも明らかな通り、トランジスタ
２７及び３１のエミッタに接続されるサイリスタ１０及
び３０の主電極はゲートと単一の接合を介する主電極で
ある。

第４図を参照すると、本考案の第１の実施例に係る発振
回路をサイリスタ電力制御回路のトリガ回路に応用した
例を示している。

この図では、第２図と対応する要素を同一の参照符号で
あられしている。

このトリガ回路は抵抗３３、トランジスタ３４、及びダ
イオード３５によって構成される半波同期回路を交流電
源３６に接続し、この半波同期回路により電源同期を与
えることができる。

また、Ｎゲートサイリスタ１０、コンテ゛ンサ２５、ト
ランジスタ２７、抵抗１８．１９．２２．３７によって
構成される発振回路からサイリスタ３つにトリガ信号が
与えられ、負荷４０の電力を制御する。

この場合、負荷４０への印加電力の大きさは電源１７の
電圧の大小に依存する。

以上述べた通り、本考案では標準部品を用いて構成でき
、且つ、サイリスタの非導通復帰時、ゲートと主電極間
のインピーダンスを低下させているため、外来ノイズに
より、再度、導通状態に移行するのを防止できる。

したがって、安定な発振動作を行なえる。

【図面の簡単な説明】

第１図は従来のサイリスク発振回路を示す回路図、第２
図は本考案の第１の実施例に係るサイリスク発振回路を
示す回路図、第３図は本考案の第２の実施例に係るサイ
リスタ発振回路を示す回路図、及び第４図は本考案の応
用例を示す回路図である。 記号の説明１０：Ｎゲートサイリスタ、１１．１１’
；１２、１２’ ：電源端子、１４：スイッチ、１６，
１７：電源、１８、１９．２２．２６．２８．２９ ：
抵抗、２１：出力端子、２５：コンデンサ、２７：ＮＰ
Ｎ：トランジスタ、３０：Ｐゲートサイリスタ、３１：
ＰＮＰ）ランジスタ。

Claims (1)

【実用新案登録請求の範囲】
1. 一対の電源端子と、２つの主電極とゲート電極とを含む
   サイリスタと、前記２つの主電極間に結合された充放電
   用コンデンサと、前記一対の電源端子に接続され、前記
   ２つの主電極間に電源電圧を供給する回路と、前記一対
   の電源端子間及びゲート電極に接続され１．前記ゲート
   電極にゲートバイアスを与えるゲートバイアス回路と、
   前記ゲート電極にコレクタが接続され、前記２つの主電
   極の一方に、エミッタが接続されたトランジスタと、前
   記トランジスタのベースにベースバイアスを与えるベー
   スバイアス回路とを有することを特徴とするサイリスタ
   発振回路。