JPS583131Y2 - 電流制限回路 - Google Patents

Description

【考案の詳細な説明】 この考案は電流制限回路に関し、特に電流制限回路にお
ける電圧降下を可及的に小さくするようにしたものであ
る。

第１図は従来の電流制限回路であ・る。

図中１は電流制限回路であり、これを例えば電源２と負
荷３との間の電流供給路の一方に直列に挿入され、電源
２から負荷３に供給される電流が成る設定値より増加し
ないように制限動作するものである。

この電流制限回路１は第１端子４と第２端子５を有し、
この第１端子４と第２端子５との間に第１トランジスタ
６のコレクターエミッタと電流検出用抵抗器Ｔとが直列
に接続される。

この例ではトランジスタ６としてＮＰＮ型トランジスタ
を用いた場合を示し、トランジスタ６のコレクタを第１
端子４に接続し、エミッタを電流検出用抵抗器Ｔを通じ
て第２端子に接続し、トランジスタ６のベース−コレク
タ間に定電流素子８を接続する。

この定電流素子８は例えば電界効果トランジスタのゲー
トとソースを共通接続したものを使用することができ、
このように接続した電界効果トランジスタによればドレ
イン−ソース間に印加される電正に対しドレイン−ソー
ス間を流れる電流が一定値となるように動作し、定電流
素子として使用することができる。

一方策１トランジスタ６０ベースと第２端子５との間に
はＮＰＮ型トランジスタから成る第２トランジスタ９の
コレクターエミッタ間が接続される。

即ち第２トランジスタ９のコレクタが第１トランジスタ
６のベースに接続され、エミッタが第２端子５に接続さ
れる。

第２トランジスタ９０ペースは第１トランジスタ６のエ
ミッタと電流検出用抵抗器Ｔの接続点ニ接続し、第２）
ランジスタ９のベース−エミッタ間に電流検出用抵抗器
Ｔの両端電圧が印加される。

このような電流ｆＩＩＰ、ｆｆ１回路によれば電源２が
接続されることにより第１トランジスタ６０ベースには
定電流素子８を通じて一定のベース電流が供給されトラ
ンジスタ６のコレクターエミッタ間のインピーダンスが
一定値に保持され、成る一定の電流がトランジスタ６と
抵抗器７を通じて負荷３に供給される。

電源２の電圧が上昇するとトランジスタ６のコレクター
エミッタ間のインピーダンスが一定値に保持されている
から電圧上昇によ多負荷３に供給される電流は増加する
。

電流制限値は抵抗器Ｔの電圧降下と第２トランジスタ９
のスレッシュホールドレベルとが等しくなるときの電流
値で決められる。

従って抵抗器Ｔを流れる電流が制限値に達すると第２ト
ランジスタ９がオンとなり定電流素子８から第１トラン
ジスタ６０ベースに流入する電流の一部をこの第２トラ
ンジスタ９を分流させる。

この結果第１トランジスタ６のインピーダンスが増加し
、負荷３に供給する電流を制限する。

ところでこの電流制限回路１によれば電流制限動作状態
における端子４と５との間の電圧降下は第１トランジス
タ６のベース−エミッタ間電圧ｖＢ、、＝ｏ、６ｖと、
第２トランジスタ９のベース−エミッタ間電圧ｖＢｇｚ
中０．６Ｖと、定電流素子８の電圧降下ＶＧＤ −＝ｏ
、２の和ＶＢＥ１＋ＶＢＥ２＋ＶＧＤ となり、約１
．４Ｖ程度となる。

この電流制限回路１にトける電圧降下は電源電圧の利用
率を悪化させるものであり、可及的に小さいことが望筐
しい。

この考案の目的は電圧降下の小さい電流制限回路を提供
するにある。

以下この考案の一実施例を図面について詳細に説明する
。

第２図はこの考案による電流制限回路の一例を示し、第
１図と対応する部分には同一符号を附しその重複説明は
省略して説明する。

この考案においては第１十ランジスタロのエミッタを直
接第２端子５に接続し、コレクタを電流検出用抵抗器Ｔ
を通じて第１端子４に接続する。

第１端子４と第１トランジスタ６０ベース間に定電流素
子８を接続し、第１トランジスタ６０ベースと第２端子
５との間に第２トランジスタ９のコレクターエミッタを
接続する。

一方策１端子４にエミッタを接続し、ベースを抵抗器Ｔ
と第１トランジスタ６のコレクタとの接続点に接続した
第３トランジスタ１０を設ける。

この第３トランジスタ１０はＰＮＰ型トランジスタが用
いられ、そのベースとエミッタ間に電流検出用抵抗器Ｔ
の両端電圧が与えられ、そのコレクタ電流によって第２
トランジスタ９のベース電流を御拝する。

このように構成することによって抵抗器Ｉにおける電圧
降下が第３トランジスタ１０のスレッシュホールドレベ
ルに満たない状態では第１トランジスタ６のインピーダ
ンスは定電流素子８の定電流特性によって一定の値に保
持され、負荷３を含む閉ループのインピーダンスと電源
２の電圧によって決まる電流が負荷３に供給される。

電源２の電圧が上昇し負荷３に供給される電流が増加し
、電流検出用抵抗器７１／ｌ１ｌ−ける電圧降下が第３
トランジスタ１０のスレッシュホールドレベルに達スる
とこの第３トランジスタ１０がオンとなる。

この結果第２トランジスタ９がオンとなり、第１トラン
ジスタ６０ベース電流の一部が第２トランジスタ９に分
流し、第１トランジスタのベース電流を減少させる。

これにより第１トランジスタ６のコレクターエミッタ間
のインピーダンスが増加し電流を制限する。

この電流制限状態にかける端子４と５との間のｔａＥ降
下ＥＬは第１トランジスタ６のベース−エミッタ間電圧
Ｖ１３Ｅ１と、定電流素子８における電圧降下ＶＧＤ
の和で決筐る。

叩ちＥＬ＝ＶＢＥ□＋ｖｏＤとなる。

ＶＢＥｌ ＝０．６Ｖ 、％ｏ＝０．２Ｖとすると、Ｅ
Ｌ中Ｏ，ＳＶとなる。

尚ここで抵抗器７の電圧降下は第３トランジスタ１０の
ベース−エミッタ間電圧ｖＢＥ４＝０．６ｖと等しく定
電流素子８の電圧降下０．２Ｖであるから第１トランジ
スタ６のコレクタ電位はベース電位より低い電位とされ
、従って第１トランジスタ６は完全に飽和した状態で動
作することになる。

上述したようにこの考案による電流制限回路によれば端
子４と５の間の電圧降下を充分小さくすることができ、
よって電源２の電圧利用率を向上させることができ、そ
の効果は実用上において犬である。

尚上述では第１トランジスタをＮＰＮ型トランジスタと
した場合を説明したが、ＰＮＰ型トランジスタとするこ
ともできる。

この場合には第２トランジスタ９をＰＮＰ型とし、第３
トランジスタ１０をＮＰＮ型トランジスタとすればよい
。

【図面の簡単な説明】

第１図は従来の電流制限回路を説明するための接続図、
第２図はこの考案に・よる電流制限回路の一実施例を示
す接続図である。 ２・・・電源、４・・・第１端子、５・・・第２端子、
６・・・第１トランジスタ、７・・・電流検出用抵抗器
、８・・・定電流素子、９・・・第２トランジスタ、１
０・・・第３トランジスタ。

Claims (1)

【実用新案登録請求の範囲】
1. 第１トランジスタのコレクタが電流検出用抵抗器を通じ
   て第１端子に接続され、エミッタは第２端子に接続され
   、ベース及び上記第１端子間に定電流素子が接続され、
   ベース及び上記第２端子間に第２トランジスタのコレク
   タ及びエミッタが接続され、上記電流検出用抵抗器の両
   端電圧が第３トランジスタのベース−エミッタ間に与え
   られ、この第３トランジスタのコレクタ電流によって上
   記第２トランジスタのペース電流を制御するようにした
   電流制限回路。