JPH02214324A - パルス発生回路 - Google Patents
パルス発生回路Info
- Publication number
- JPH02214324A JPH02214324A JP1035410A JP3541089A JPH02214324A JP H02214324 A JPH02214324 A JP H02214324A JP 1035410 A JP1035410 A JP 1035410A JP 3541089 A JP3541089 A JP 3541089A JP H02214324 A JPH02214324 A JP H02214324A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- level
- output
- circuit
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 4
- 238000010586 diagram Methods 0.000 description 10
- 230000001960 triggered effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はパルス発生回路に関するものである。
第３図は従来のパルス発生回路の回路図で、入力パルス
をトリガとし外付けＣＲの時定数で減衰を始めるＭＭＶ
（モノステーブルマルチバイブレータ）１個から成る。
をトリガとし外付けＣＲの時定数で減衰を始めるＭＭＶ
（モノステーブルマルチバイブレータ）１個から成る。
第５図は第３図の回路のパルス発生動作を示すタイミン
グチャートである。
グチャートである。
ＭＭＶの内部には（′ｂ）で示す様なスレッショルド１
（Ｖｓ）とスレッショルド２ （Ｖｚ）が設けられ、入
力（ａ）の立ち上がりをトリガに時定数減衰をはじめた
電位がこのＶ、 、 Ｖ、間を通る間だけ（Ｃ）に示す
様な出力パルスが発生する。出力パルスの幅ｔｗは電位
■１とｖ、ルヘル設定にて行い、入力トリガパルスから
の位置ｔｄはτを可変することによって調整する。
（Ｖｓ）とスレッショルド２ （Ｖｚ）が設けられ、入
力（ａ）の立ち上がりをトリガに時定数減衰をはじめた
電位がこのＶ、 、 Ｖ、間を通る間だけ（Ｃ）に示す
様な出力パルスが発生する。出力パルスの幅ｔｗは電位
■１とｖ、ルヘル設定にて行い、入力トリガパルスから
の位置ｔｄはτを可変することによって調整する。
第４図は従来のもう一つのパルス発生回路の回路図で、
ＭＭＶｉ 、 ＭＭＶ２と各々独自に時定数回路を持つ
。第６図は第４図の回路のパルス発生動作を示すタイミ
ングチャートである。（ａ）で示す入力トリガが入ると
、その立ち上がりエツジをきっかけにτ１なる時定数で
ＭＭＶＩの端子電圧は減衰を始める。（ｂ）に示す内部
スレッショルドＶ重の位置より、τ！なる時定数を持つ
ＭＭＶ２にトリガがかかり、（Ｃ）に示す電位ηなるス
レッショルドまでの間のパルスを出力する。
ＭＭＶｉ 、 ＭＭＶ２と各々独自に時定数回路を持つ
。第６図は第４図の回路のパルス発生動作を示すタイミ
ングチャートである。（ａ）で示す入力トリガが入ると
、その立ち上がりエツジをきっかけにτ１なる時定数で
ＭＭＶＩの端子電圧は減衰を始める。（ｂ）に示す内部
スレッショルドＶ重の位置より、τ！なる時定数を持つ
ＭＭＶ２にトリガがかかり、（Ｃ）に示す電位ηなるス
レッショルドまでの間のパルスを出力する。
出力パルスの入力トリガからの位置ｔｄはτ１にて、出
力パルス幅ｔｗはτ！にて調整を行う為、位置と幅は各
々独自に調整が可能である。
力パルス幅ｔｗはτ！にて調整を行う為、位置と幅は各
々独自に調整が可能である。
従来のパルス発生回路は以上のように構成されていたの
で、第３図の従来のものでは回路形式は容易で調整ピン
も１カ所にてパルス位置を可変できるが、内部スレッシ
ョルドＶ、 、 Ｖ、が固定の為時定数を変えるととも
に、出力パルス幅も同時に変化してしまうという欠点が
あり、また第３図の場合は出力パルスの位置と幅の調整
用に各々ＭＭＶを設けている為、独自に調整が可能であ
り第３図の様な不具合は生じないが、回路構成が大きく
なること、端子が２ビン必要であること、という大きな
欠点があった。
で、第３図の従来のものでは回路形式は容易で調整ピン
も１カ所にてパルス位置を可変できるが、内部スレッシ
ョルドＶ、 、 Ｖ、が固定の為時定数を変えるととも
に、出力パルス幅も同時に変化してしまうという欠点が
あり、また第３図の場合は出力パルスの位置と幅の調整
用に各々ＭＭＶを設けている為、独自に調整が可能であ
り第３図の様な不具合は生じないが、回路構成が大きく
なること、端子が２ビン必要であること、という大きな
欠点があった。
この発明は上記の様な欠点を解決するためになされにも
ので、回路構成が簡単で端子も１ピンで良く、かつパル
ス幅は不変のまま、入力トリガからの位置のみ可変であ
る様なパルス発生回路を得ることを目的とする。
ので、回路構成が簡単で端子も１ピンで良く、かつパル
ス幅は不変のまま、入力トリガからの位置のみ可変であ
る様なパルス発生回路を得ることを目的とする。
この発明のパルス発生回路は出力パルスの位置の変化に
追従してパルス幅を決めるスレッショルド電圧が変化す
る様なスレッショルド電圧可変回路を設けたものである
。
追従してパルス幅を決めるスレッショルド電圧が変化す
る様なスレッショルド電圧可変回路を設けたものである
。
この発明におけるスレッショルド電圧可変回路は出力パ
ルスの位置に関係なく、常に一定の幅のパルスを出力す
る。
ルスの位置に関係なく、常に一定の幅のパルスを出力す
る。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例であるパルス発生回路の回
路図で、図において、（１）は入力トリガパルス、（２
）は外部端子より調整可能な可変電流源、（３） ｅ
（４）は比較器で、それぞれＶｒｅｆ及びＶｒｅｆ＋Ｉ
−Ｒを基準電源とする電源（５）に接続される。（６）
は出力端子（７）に出力パルスを生じさせる論理処理回
路である。
路図で、図において、（１）は入力トリガパルス、（２
）は外部端子より調整可能な可変電流源、（３） ｅ
（４）は比較器で、それぞれＶｒｅｆ及びＶｒｅｆ＋Ｉ
−Ｒを基準電源とする電源（５）に接続される。（６）
は出力端子（７）に出力パルスを生じさせる論理処理回
路である。
次に動作について説明す〜る。
入力トリガパルス（１）が入ると、トランジスタＴｒＩ
はＯＮし、コレクタ電位はＯとなる。トリガパルス（１
）がＯＦＦ後トランジスタＴｒ＋はＯＦＦとなり、コン
デンサＣに可変電流源（２）で決められた定電流が流れ
電荷が蓄積され始める為、トランジスタＴｒ＋のコレク
タ電位は時間と共に、第２図中）の様に直線的に増加し
ていく。比較器（３）、比較器（４）の基準電圧をそれ
ぞれＶｒｅｆ 、 Ｖｒｅｆ ＋ Ｉ Ｒに設定してお
き、コンデンサＣへの充電電位がこのＩＲを横切る時間
のみ出力する様な論理処理回路（６）より出力パルスを
得る。
はＯＮし、コレクタ電位はＯとなる。トリガパルス（１
）がＯＦＦ後トランジスタＴｒ＋はＯＦＦとなり、コン
デンサＣに可変電流源（２）で決められた定電流が流れ
電荷が蓄積され始める為、トランジスタＴｒ＋のコレク
タ電位は時間と共に、第２図中）の様に直線的に増加し
ていく。比較器（３）、比較器（４）の基準電圧をそれ
ぞれＶｒｅｆ 、 Ｖｒｅｆ ＋ Ｉ Ｒに設定してお
き、コンデンサＣへの充電電位がこのＩＲを横切る時間
のみ出力する様な論理処理回路（６）より出力パルスを
得る。
基準電圧ｖｒｅｆが一定値の基では出力パルスの位置は
トランジスタＴｒｌのコレクタ電位の傾斜に反比例し、
またコレクタ電位はコンデンサＣに充電する電流Ｉにリ
ニアに比例する。従って、パルス位置は外部端子からバ
イアス電流Ｉを変化させることで調整が出来、トリガパ
ルス（１）からの時間をで表わされ、パルス幅は外部よ
り可変のＩには無関係に一定値を取る。
トランジスタＴｒｌのコレクタ電位の傾斜に反比例し、
またコレクタ電位はコンデンサＣに充電する電流Ｉにリ
ニアに比例する。従って、パルス位置は外部端子からバ
イアス電流Ｉを変化させることで調整が出来、トリガパ
ルス（１）からの時間をで表わされ、パルス幅は外部よ
り可変のＩには無関係に一定値を取る。
この様に、比較器（３） ＊ （４）の基準電圧の差を
抵抗ＲとバイアスＩによる電位差を利用している為、パ
ルス位置のみ可変という動作をする。
抵抗ＲとバイアスＩによる電位差を利用している為、パ
ルス位置のみ可変という動作をする。
なお、上記実施例では入力トリガパルス（１）よりパル
ス幅が一定で位置のみ可変であるパルス発生回路の場合
について説明したが、このパルス発生回路はパーストゲ
ートパルスの他パルス幅が位置に無関係である必要のあ
る総てのサンプリングパルス回路に対しても応用が可能
である。
ス幅が一定で位置のみ可変であるパルス発生回路の場合
について説明したが、このパルス発生回路はパーストゲ
ートパルスの他パルス幅が位置に無関係である必要のあ
る総てのサンプリングパルス回路に対しても応用が可能
である。
以上の様にこの発明によればパルス幅を決める電位差を
位置の制御と追従する様にしたので、１ピンで位置に関
係なく常に幅が一定の出力パルスが得られるという効果
がある。
位置の制御と追従する様にしたので、１ピンで位置に関
係なく常に幅が一定の出力パルスが得られるという効果
がある。
第１図はこの発明の一実施例を示すパルス発生回路の回
路図、第２図は第１図の回路の波形図および特性図、第
３図・第４図はそれぞれ従来のパルス発生回路の回路図
、第５図・第６図はそれぞれ第３図・第４図の回路の波
形図および特性図である０ （１）・・・入力トリガパルス、（２）・・・可変電流
源、（３） （４）・・・比較器、（５）・・・基準電
源、（６）・・・論理処理回路、（７）・・・出力パル
ス。 なお、図中、同一符号は同一 または相当部分を示す。
路図、第２図は第１図の回路の波形図および特性図、第
３図・第４図はそれぞれ従来のパルス発生回路の回路図
、第５図・第６図はそれぞれ第３図・第４図の回路の波
形図および特性図である０ （１）・・・入力トリガパルス、（２）・・・可変電流
源、（３） （４）・・・比較器、（５）・・・基準電
源、（６）・・・論理処理回路、（７）・・・出力パル
ス。 なお、図中、同一符号は同一 または相当部分を示す。
Claims (1)
- 第１の基準電圧とこの基準電圧に出力パルス幅を決める
バイアス電源を加えた第２の基準電圧をそれぞれスレッ
ショルド電圧とする第１と第２の比較器に、外部可変バ
イアス電源から充電時間可変のコンデンサ電圧を入力し
、入力トリガパルス後の位置を可変出来るパルス発生回
路において、パルス幅を決めるバイアス電源を前記外部
可変バイアスにより同時に変化させる様にしたことを特
徴とするパルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1035410A JPH02214324A (ja) | 1989-02-15 | 1989-02-15 | パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1035410A JPH02214324A (ja) | 1989-02-15 | 1989-02-15 | パルス発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02214324A true JPH02214324A (ja) | 1990-08-27 |
Family
ID=12441112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1035410A Pending JPH02214324A (ja) | 1989-02-15 | 1989-02-15 | パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02214324A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05226981A (ja) * | 1990-11-21 | 1993-09-03 | Analogic Corp | 可変長高精度パルス発生器 |
-
1989
- 1989-02-15 JP JP1035410A patent/JPH02214324A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05226981A (ja) * | 1990-11-21 | 1993-09-03 | Analogic Corp | 可変長高精度パルス発生器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0239720A (ja) | 可変遅延回路 | |
| JPH02214324A (ja) | パルス発生回路 | |
| US4427901A (en) | Waveform shaping circuit | |
| JPH0364207A (ja) | パルス発生回路 | |
| JPS641797Y2 (ja) | ||
| JPH0233408Y2 (ja) | ||
| JPS6016983Y2 (ja) | リセツト回路 | |
| JP2593780Y2 (ja) | パルス発生回路 | |
| JPH0419502Y2 (ja) | ||
| JPH0122273Y2 (ja) | ||
| JPS587725Y2 (ja) | パルス遅延回路 | |
| JPH057778Y2 (ja) | ||
| SU1691939A1 (ru) | Генератор треугольного напр жени | |
| JPH03117912A (ja) | パルス発生回路 | |
| JP2573607B2 (ja) | ピ−ク電圧保持回路 | |
| SU1262707A1 (ru) | Устройство регулируемой задержки импульсов | |
| JPS60134519A (ja) | 限時回路 | |
| JPH0218601Y2 (ja) | ||
| KR910009045Y1 (ko) | 신호 및 잡음 검출회로 | |
| JPS63196115A (ja) | 遅延時間制御回路 | |
| JPS628969B2 (ja) | ||
| JPH0312229B2 (ja) | ||
| JPH03123324U (ja) | ||
| JPS59104819A (ja) | パルス発生回路 | |
| JPH05136662A (ja) | パルス供給回路 |