JPS60134519A - 限時回路 - Google Patents
限時回路Info
- Publication number
- JPS60134519A JPS60134519A JP24319983A JP24319983A JPS60134519A JP S60134519 A JPS60134519 A JP S60134519A JP 24319983 A JP24319983 A JP 24319983A JP 24319983 A JP24319983 A JP 24319983A JP S60134519 A JPS60134519 A JP S60134519A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- time
- circuit
- constant voltage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は例えば送電線保護継電器など各種の電気回路
に用いられる制御または保護用の限時回路に関する。
に用いられる制御または保護用の限時回路に関する。
第１図は従来の限時回路を示す回路図であり。
（１）は入力電圧ｖＩＮが印加される入力端子、（２）
はこの入力電圧ｖＩＮを積分し、積分出力Ｖ。を導出す
る積分回路、（３）は所定の一定電圧■ｒｅｆが印加さ
れる入力端子、（４）は上記積分出力■。と一定の比較
電圧Ｖ とが入力され、ｖｏが比較電圧”ｒｅｆ”ｒｅ
ｆ り大きくなったとき、出力端子（５）に動作信号Ｖ を
出力する比較回路である。（２＋）は積分時定ｕｔ 数を定める抵抗値Ｒを有する抵抗、＠は積分時定数を定
める容量値Ｃを有するコンデンサ、 Ｃ！３１は演算増
幅器、 ０１４）はゼナー電圧ｖ？有するゼナーダイオ
ードであり、上記Ｑυ〜ｃ１４）により上記積分回路（
２）が構成されている。
はこの入力電圧ｖＩＮを積分し、積分出力Ｖ。を導出す
る積分回路、（３）は所定の一定電圧■ｒｅｆが印加さ
れる入力端子、（４）は上記積分出力■。と一定の比較
電圧Ｖ とが入力され、ｖｏが比較電圧”ｒｅｆ”ｒｅ
ｆ り大きくなったとき、出力端子（５）に動作信号Ｖ を
出力する比較回路である。（２＋）は積分時定ｕｔ 数を定める抵抗値Ｒを有する抵抗、＠は積分時定数を定
める容量値Ｃを有するコンデンサ、 Ｃ！３１は演算増
幅器、 ０１４）はゼナー電圧ｖ？有するゼナーダイオ
ードであり、上記Ｑυ〜ｃ１４）により上記積分回路（
２）が構成されている。
第２図は第１図の各部における電圧の波形を示す図であ
り、以下この第２図を用いて第１図の動作について説明
する。いま入力端子＋１１に入力電圧■□Ｎ（説明の便
宜上負電圧を有意の電圧とする）が入力されると、演算
増幅器（ハ）の出力電圧Ｖ。はＶ −Ｖ ・τ・ｔの式
にしたがって時間経過と共に上ｃ ＩＮ 昇してゆく。こ＼でｔは時間、τはτ−Ｒ−Ｃで定まる
時定数である。所定時間経過後、ｖｃが所定の一定電圧
■ を超えると、比較回路（４）の出力電圧ｅｆ ■ が反転することになる。この時の入力■。、がｕｔ ｖＺまで昇りつめることになる。次に入力■工Ｎが正従
来の限時回路は上記のように入力■１詳出力Ｖｏｕｔと
の間に遅れ時限をもたせるのであるが、その遅れ時限の
調整は、入力電圧ｖ１Ｎの電圧調整あるいは比較電圧■
ｒｅｆの電圧調整により行なわれる。
り、以下この第２図を用いて第１図の動作について説明
する。いま入力端子＋１１に入力電圧■□Ｎ（説明の便
宜上負電圧を有意の電圧とする）が入力されると、演算
増幅器（ハ）の出力電圧Ｖ。はＶ −Ｖ ・τ・ｔの式
にしたがって時間経過と共に上ｃ ＩＮ 昇してゆく。こ＼でｔは時間、τはτ−Ｒ−Ｃで定まる
時定数である。所定時間経過後、ｖｃが所定の一定電圧
■ を超えると、比較回路（４）の出力電圧ｅｆ ■ が反転することになる。この時の入力■。、がｕｔ ｖＺまで昇りつめることになる。次に入力■工Ｎが正従
来の限時回路は上記のように入力■１詳出力Ｖｏｕｔと
の間に遅れ時限をもたせるのであるが、その遅れ時限の
調整は、入力電圧ｖ１Ｎの電圧調整あるいは比較電圧■
ｒｅｆの電圧調整により行なわれる。
ところが上記従来回路では、その回路構成上。
上述の動作式からも明らかなように動作時間Ｔ。Ｐと復
帰時間Ｔ とが連動してしまい、動作時間Ｔ。ＰＥ と復帰−間Ｔ□と全独立的に調整することができない。
帰時間Ｔ とが連動してしまい、動作時間Ｔ。ＰＥ と復帰−間Ｔ□と全独立的に調整することができない。
即ち１例えば動作時間Ｔ。Ｐのみを太きくしたいとの要
求から比較電圧Ｖｒ、に大きくすると。
求から比較電圧Ｖｒ、に大きくすると。
復帰時間ＴＲ］ｔ、は小さくなり、入力電圧Ｖ工Ｎを小
さくすると復帰時間Ｔやは大きくなってしまう。
さくすると復帰時間Ｔやは大きくなってしまう。
また従来回路では、その回路構成上比較電圧■、。、が
ゼナー電圧Ｖ２よりも低くなければならな〔発明の概要
〕 この発明は、上記欠点を解消するためになされたもので
、比較回路の入力端子間に定電圧素子を挿入し、積分出
力を比較電圧より少し高い電圧に固定させることにより
、動作時間と復帰時間とを独立的に調整し得る限時回路
を提供しようとするものである。
ゼナー電圧Ｖ２よりも低くなければならな〔発明の概要
〕 この発明は、上記欠点を解消するためになされたもので
、比較回路の入力端子間に定電圧素子を挿入し、積分出
力を比較電圧より少し高い電圧に固定させることにより
、動作時間と復帰時間とを独立的に調整し得る限時回路
を提供しようとするものである。
第３図はこの発明の一実施例を示す回路図であり、（６
）は比較回路（４）の入力端子間に挿入された定電圧素
子であり１図はダイオードの順方向電圧降下ｖＦを利用
した場合を示している。（ハ）はダイオードであり、他
は上記第１図に示した従来回路と同一である故説明は省
略する。
）は比較回路（４）の入力端子間に挿入された定電圧素
子であり１図はダイオードの順方向電圧降下ｖＦを利用
した場合を示している。（ハ）はダイオードであり、他
は上記第１図に示した従来回路と同一である故説明は省
略する。
第４図は第３図の各部における電圧の波形を示す図であ
り、以下この第４図を用いて第３図の動作について説明
する。入力端子（１）に入力電圧ｖＩＮが印加され、比
較回路（４）の出力電圧■。ｕｔが反転するまでの動作
は、上述の従来回路と同じである。
り、以下この第４図を用いて第３図の動作について説明
する。入力端子（１）に入力電圧ｖＩＮが印加され、比
較回路（４）の出力電圧■。ｕｔが反転するまでの動作
は、上述の従来回路と同じである。
ところが、その後の積分回路（２）の出力電圧■は。
により動作時間Ｔ。Ｐの調整は、比較電圧”ｒｅｆ’任
意に調整することにより、復帰時間ＴＲｔ関係なく独立
的に行なうことが可能となる。また復帰時ｊｉ、ｌ Ｔ
Ｏ調整は、定電圧ｖＦを調整することにより。
意に調整することにより、復帰時間ＴＲｔ関係なく独立
的に行なうことが可能となる。また復帰時ｊｉ、ｌ Ｔ
Ｏ調整は、定電圧ｖＦを調整することにより。
Ｅ
動作時間Ｔ。Ｐと関係なく独立的に行なうことができる
。定電圧与の調整は２例えば定電圧素子（６）が第４図
のようにダイオードの順方向電圧降下を利用するもので
ある場合なら、ダイオードの個数を加減することにより
任意に調整し得る。
。定電圧与の調整は２例えば定電圧素子（６）が第４図
のようにダイオードの順方向電圧降下を利用するもので
ある場合なら、ダイオードの個数を加減することにより
任意に調整し得る。
さて上記実施例では、積分回路として演算増幅器を使用
した例を示したが、これに限られるものでなく、何等の
制約を受けるものでないことは上記動作説明に徴して明
らかである。また上記実施例では、積分回路の出力を抑
える定電圧素子としてダイオードの順方向電圧降下を利
用するものとしたが、その他の定電圧素子例えがゼナー
ダイオードを用いても同様の効果を奏する。
した例を示したが、これに限られるものでなく、何等の
制約を受けるものでないことは上記動作説明に徴して明
らかである。また上記実施例では、積分回路の出力を抑
える定電圧素子としてダイオードの順方向電圧降下を利
用するものとしたが、その他の定電圧素子例えがゼナー
ダイオードを用いても同様の効果を奏する。
以上のようにこの発明によれば、比較回路の入力端子間
に定電圧素子を挿入し、積分回路の出力電圧をこの定電
圧素子による定電圧分だけ比較電圧より高くするものと
したから、 ’ｆｊｊ作時間と復帰時間とをそれぞれ独
立的に調整できると共に、比較電圧を何等の制約を受け
ることなく任意の値にｉ＋・ｌ！することかできる。
に定電圧素子を挿入し、積分回路の出力電圧をこの定電
圧素子による定電圧分だけ比較電圧より高くするものと
したから、 ’ｆｊｊ作時間と復帰時間とをそれぞれ独
立的に調整できると共に、比較電圧を何等の制約を受け
ることなく任意の値にｉ＋・ｌ！することかできる。
第１図は従来の限時回路を示す回路図、第２図１は第１
図の動作全説明するための電圧波形図、第３図はこの発
明に係る限時回路の一実施しリを示す回路図、第４図は
第３図の動作を説明するための電圧波形図であり１図に
おいて（１］は入力電圧■□、が印加される入力端子、
（２）は積分回路、（３）は所定の一定電圧■ が印加
される入力端子、（４）は比較ｅｆ 回路で、（５）はその出力端子、（６）は定電圧素子で
ある。 なお、各図中同一符号は同一または相当部分を示すもの
とする。 代理人 大 岩 増 雄（ほか２６少 第１図 第３図 Ｙｅｆ 第２図
図の動作全説明するための電圧波形図、第３図はこの発
明に係る限時回路の一実施しリを示す回路図、第４図は
第３図の動作を説明するための電圧波形図であり１図に
おいて（１］は入力電圧■□、が印加される入力端子、
（２）は積分回路、（３）は所定の一定電圧■ が印加
される入力端子、（４）は比較ｅｆ 回路で、（５）はその出力端子、（６）は定電圧素子で
ある。 なお、各図中同一符号は同一または相当部分を示すもの
とする。 代理人 大 岩 増 雄（ほか２６少 第１図 第３図 Ｙｅｆ 第２図
Claims (1)
- 【特許請求の範囲】 ｉｌｌ 入力電圧を積分する積分回路、この積分回路の
出力電圧と所定の一定電圧とが入力され、その大小を比
較する比較回路、及びこの比較回路の入力端子間に設け
られた定電圧素子を備えたことを特徴とする限時回路。 （２）定電圧素子がダイオードの順方向電圧降下を利用
するものであること全特徴とする特許請求の範囲第１項
記載の限時回路。 （３）定電圧素子がゼナーダイオードであることを特徴
とする特許請求の範囲第１頂記載の限時回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24319983A JPS60134519A (ja) | 1983-12-22 | 1983-12-22 | 限時回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24319983A JPS60134519A (ja) | 1983-12-22 | 1983-12-22 | 限時回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60134519A true JPS60134519A (ja) | 1985-07-17 |
| JPH0334693B2 JPH0334693B2 (ja) | 1991-05-23 |
Family
ID=17100302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24319983A Granted JPS60134519A (ja) | 1983-12-22 | 1983-12-22 | 限時回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60134519A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04286859A (ja) * | 1991-03-15 | 1992-10-12 | Murata Mfg Co Ltd | 偏平型電源素子 |
-
1983
- 1983-12-22 JP JP24319983A patent/JPS60134519A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04286859A (ja) * | 1991-03-15 | 1992-10-12 | Murata Mfg Co Ltd | 偏平型電源素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0334693B2 (ja) | 1991-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5367247A (en) | Critically continuous boost converter | |
| US4326245A (en) | Current foldback circuit for a DC power supply | |
| EP0582814B1 (en) | Dropout recovery circuit | |
| JPS60134519A (ja) | 限時回路 | |
| JPH0213821B2 (ja) | ||
| JP2528131B2 (ja) | 電子機器に電流を供給する回路装置 | |
| US4554464A (en) | Propagation delay generator | |
| US4414569A (en) | Transistor circuit | |
| JP3134913B2 (ja) | スイッチングデバイス | |
| JP2600103Y2 (ja) | 電源回路 | |
| JPH02294269A (ja) | 電源装置 | |
| SU1018208A1 (ru) | Генератор пилообразного напр жени | |
| JPH0410807A (ja) | クロック信号発生回路 | |
| JPS6016983Y2 (ja) | リセツト回路 | |
| JPS59108413A (ja) | 自動レベル調整回路 | |
| JP3199098B2 (ja) | フイールドバスのインタフエイス回路 | |
| JPS59170915A (ja) | リツプル電圧低減回路 | |
| JPS5832347Y2 (ja) | 複合積分回路 | |
| JPH02214324A (ja) | パルス発生回路 | |
| JPH01151315A (ja) | パルス信号入力回路 | |
| SU1019541A1 (ru) | Преобразователь посто нного напр жени с защитой от перегрузок | |
| KR880001477Y1 (ko) | 오디오 뮤팅회로 | |
| JPS6127246Y2 (ja) | ||
| JPH11275159A (ja) | 出力回路及びこの出力回路を備えた赤外線通信用素子 | |
| JPH0683273B2 (ja) | 光受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |