JPS59170915A - リツプル電圧低減回路 - Google Patents

リツプル電圧低減回路

Info

Publication number
JPS59170915A
JPS59170915A JP58044442A JP4444283A JPS59170915A JP S59170915 A JPS59170915 A JP S59170915A JP 58044442 A JP58044442 A JP 58044442A JP 4444283 A JP4444283 A JP 4444283A JP S59170915 A JPS59170915 A JP S59170915A
Authority
JP
Japan
Prior art keywords
voltage
output
input
reduced
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58044442A
Other languages
English (en)
Inventor
Yoshihiko Katsura
葛 良彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58044442A priority Critical patent/JPS59170915A/ja
Publication of JPS59170915A publication Critical patent/JPS59170915A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Power Conversion In General (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、電源に含1れるリップルを低減する回路に関
する。
従来、電源のリップルを低減して負荷に供給するために
は、大容量のLCフィルタ回路を通すか、またはシリー
ズドロッパを構成してリップル成分を減衰させて負荷に
供給するようにしている。上述の従来回路には、負荷に
供給する直流電流が通るため、大電流によっても飽和し
ない大容量のインダクタンス等を必要とし、大形かつ高
価であるという欠点がある。また、大電流によって発熱
するため損失が多く、従って放熱を考慮しなければなら
ない。
本発明の目的は、上述の従来の欠点を解決し、小形で損
失の少ないリップル電圧低減回路を提供することにある
本発明のリップル電圧低減回路は、電源と負荷との間に
直列に挿入されたトランジスタと、入力電圧を分圧する
入力分圧回路と、該入力分圧回路の出力に接続された平
滑回路と、出力負荷電圧を分圧する出力分圧回路と、該
出力分圧回路の分圧出力と前記平滑回路出力とを入力し
出力を前記トランジスタのベースに接続した演算増幅器
とを備えたことを特徴とする。
次に、本発明について、図面を参照して詳細に説明する
第1図は、本発明の一実施例を示す回路図である。すな
わち、入力端子108. 109にリップルを含む電源
電圧が入力され、トランジスタICIのエミッタ・コレ
クタを直列に通って出力端子110゜111から負荷へ
供給される。入力電圧は、抵抗102、 103から成
る入力分圧回路によって分圧されて演算増幅器107の
反転入力へ人力される。抵抗103には、コンデンサ1
04が並列に接続されているから、電源電圧中に含まれ
るリップル電圧は減衰されている。本実施例ではコンデ
ンーセ104は分圧回路の出力に接続された平滑回路で
ある。一方、出力電圧は、抵抗105. 106からな
る出力分圧回路によって分圧され、分圧出力は演算増幅
器107の非反転入力に入力される。演算増幅器107
の出力は、前記トランジスタ101のベースに接続され
ている。
次に、本実施例の動作について説明する。今、入力端子
波形201が、第2図に示すようなリップルを含んだ電
圧である場合、コンデンサ104でリップルが吸収され
た平滑回路出力203は同図に点線で示したようにリッ
プルが低減され/C電圧波形になって演算増幅器の反転
入力に入力される。
一方、非反転入力の電圧波形202は、同図に示すよう
にリップル成分が低減されて曲線203には)Y平行な
電圧となる。これは、入力電圧波形201のリップル電
圧の山の部分では、演算増幅器の出力電圧が低くなって
トランジスタ1010ベース電位が低くなる/こめエミ
ッタ・コレクタ間の抵抗が犬となって出力側電圧が低下
し7、リツプノlxの谷の部分では演算増幅器107の
出力電圧が高くなることによりトランジスタ101の抵
抗が小となり、出力側電圧が上昇することによって入力
電圧中のリップルが低減されて負荷側へ出力されるから
である。
そして、演算増幅器107は、両入力波形が同一になる
ようにトランジスタ101のベースを連動する。
上述の動作に必要なトランジスタ101のコレクタ・エ
ミッタ間電位差は1〜2V程度である。従って、少ない
損失でリップル成分を有効に除去することができる。損
失が少ないため、放熱を考慮する必要がなく、少ないス
ペースで小形安価なリップル電圧低減回路を提供するこ
とができる。
上述の実施例では、入出力分圧回路は単なる抵抗で構成
しまたが、ツェナーダイオード等を含んだ分圧回路とし
ても良いことは勿論である。この場合、ツェナーダイオ
=−ドの1つを分圧回路の出力を平滑する平滑回路とし
て共用するととも可能である。
本発明によれば、小形、安価で低損失のリップル電圧低
減回路を提供できるのみならず、リップルの多いチョッ
パータイプのレギュレータ等の出力波形も有効に平滑化
することが可能である。
【図面の簡単な説明】
第1図は本発明の一実施例を示す回路図、第2図は上記
実施例の動作を説明するだめの各部電圧を示す波形図で
ある。 図において、101・・・トランジスタ、102. 1
03゜105、 106・・・抵抗、】04・・・コン
デンサ、107・・・演算増幅器、108. 109・
・・入力端子、110. 111・・・出力端子。 代理人 弁理士 住 1)俊宗 第1凶 ( 11 第2 LA

Claims (1)

    【特許請求の範囲】
  1. 電源と負荷との間に直列に挿入されたトランジスタと、
    入力電圧を分圧する入力分圧回路と、該入力分圧回路の
    出力に接続された平滑回路と、出力負荷電圧を分圧する
    出力分圧回路と、該出力分圧回路の分圧出力と前記平滑
    回路出力とを入力し出力を前記トランジスタのベースに
    接続した演算増幅器とを備えだことを特徴とするリップ
    ル電圧低減回路。
JP58044442A 1983-03-18 1983-03-18 リツプル電圧低減回路 Pending JPS59170915A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58044442A JPS59170915A (ja) 1983-03-18 1983-03-18 リツプル電圧低減回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58044442A JPS59170915A (ja) 1983-03-18 1983-03-18 リツプル電圧低減回路

Publications (1)

Publication Number Publication Date
JPS59170915A true JPS59170915A (ja) 1984-09-27

Family

ID=12691597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58044442A Pending JPS59170915A (ja) 1983-03-18 1983-03-18 リツプル電圧低減回路

Country Status (1)

Country Link
JP (1) JPS59170915A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63194580U (ja) * 1987-05-29 1988-12-14
KR100556723B1 (ko) * 1998-10-09 2006-04-21 엘지전자 주식회사 직류전원장치의전원안정화제어회로
US7233469B2 (en) 2001-04-24 2007-06-19 Vlt, Inc. Components having actively controlled circuit elements

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63194580U (ja) * 1987-05-29 1988-12-14
KR100556723B1 (ko) * 1998-10-09 2006-04-21 엘지전자 주식회사 직류전원장치의전원안정화제어회로
US7233469B2 (en) 2001-04-24 2007-06-19 Vlt, Inc. Components having actively controlled circuit elements

Similar Documents

Publication Publication Date Title
US5382918A (en) Capacitance multiplier for the internal frequency compensation of switching regulator integrated circuits
US6094036A (en) Electrical power supply with low-loss inrush current limiter and step-up converter circuit
JPS631833B2 (ja)
JPS59170915A (ja) リツプル電圧低減回路
JPS6358405B2 (ja)
SU1705980A1 (ru) Двухполюсный фильтр
SU935925A1 (ru) Источник питани
JP3229569B2 (ja) フイルタ回路
JPS61277318A (ja) 電源装置
JPS62245315A (ja) 電圧安定化回路
JPS6316285Y2 (ja)
JPS5932221Y2 (ja) リンギング・チヨ−ク・コンバ−タ
SU1273895A1 (ru) Стабилизированный источник электропитани
SU733077A1 (ru) Инвертор
JPS60134519A (ja) 限時回路
JPS63275220A (ja) 逓倍回路
SU830622A1 (ru) Стабилизированный инвертор
JPS635433Y2 (ja)
SU1670777A1 (ru) Генератор пилообразного напр жени
JPS5847444Y2 (ja) 直流電源回路における過電流保護回路
JPS586012Y2 (ja) 定電圧電源回路
JPS5918496Y2 (ja) 電圧安定化装置
JPH0644309Y2 (ja) フイルタ回路
JPS5914856Y2 (ja) 対数変換装置
JPH0250711B2 (ja)