SU1262707A1

SU1262707A1 - Устройство регулируемой задержки импульсов

Info

Publication number: SU1262707A1
Application number: SU843829386A
Authority: SU
Inventors: Владимир Семенович Нестеренко; Александр Николаевич Миронов
Original assignee: Предприятие П/Я В-2679
Priority date: 1984-12-25
Filing date: 1984-12-25
Publication date: 1986-10-07

Abstract

Изобретение может быть использовано дл формировани и регулируемой задержки импульсов. Цель изобретени - расширение области применени . Достигаетс она путем расширени диапазона регулируемых задержек в сторону малых задержек и уменьшени длительности фронта выходного сигнала . Дл этого в устройство дополнительно введен компаратор 4. Устройство также содержит логический элемент I ЭСЛ-типа логики, вход которого вл етс входом 2 устройства, первый вход 3 компаратора 4, выход которого вл етс выходом 5 устройства, резисторы 9, 10 и П, второй вход 7 компаратора 4, конденсатор 8, тину I2 источника напр жени смещени . Величина регулируемой задержки может плавно измен тьс путем изменени величин резисторов 9 и I1 или величины напр жени смещени . 2 ил. 1.

Description

Изобретение относится к импульсной технике и может быть использовано раз ный резистор 9 возникает отрицательс.качок напряжения, равный по ведля регулируемой задержки и формироличине.

вания импульсов.

Целью изобретения является расти- $ рение области применения за счет расширения диапазона реализуемых задержек и уменьшения длительности фронта выходного сигнала.

На фиг . 1 представлена функциональ-ю ная схема устройства; на фиг.2 - временные диаграммы, поясняющие его работу.

Устройство регулируемой задержки импульсов содержит логический эле- 15 мент 1 ЭСЛ-типа логики, вход которого является входом 2 устройства, а первый выход соединен с первым входом 3 компаратора 4, выход которого является выходом 5 устройства^ 20 и через резистор 6 соединен с вторым входом 7 компаратора 4, конденсатор ' 8, подключенный одним выводом к первому входу 3 компаратора 4 и к резистору 9, резистор 10, включенный меж- 25 ду вторым выходом логического элемента 1 и вторым входом 7 компаратора 4, резистор 11, включенный между вторым выводом конденсатора 8 и общей шиной, второй вывод резистора 9 под- зо ключей к шине 12 источника напряжения смещения.

Устройство регулируемой задержки импульсов работает следующим образом. ₃₅

В исходном состоянии на входе устройства присутствует уровень логического 0, тогда в точках 5 и 7 будет уровень логического 0, а в точке 3 - уровень логической 1 (фиг.2).

При поступлении входного сигнала (момент времени t ) напряжение на входе 2 устройства равно уровню логической I. Через время, равное собственной задержке элемента 1, в точке 7 возникает положительный скачок напряжения, равный по величине:

Ц = U —--^— * R + R ’ 50

Ю где U - перепад напряжений между . уровнями логического ”0 и логической 1;

R_s иК₁₀ - величины сопротивлений резисторов 6 и Ю соответст- 55 венно.

Одновременно в точке 3 за счет перераспределения тока смещения не-

где R_q и R_f| - величины сопротивлений резисторов 9 и IJ .

Начинается перезаряд конденсатора 8 током смещения-.

Через время t напряжение в точке 3 становится равным напряжению в точке 7 и компаратор переключается, причем за счет положительной обратной связи через резистор 6, процесс переключения носит лавинообразный характер. Напряжение в точке 7 скачкообразно достигает уровня логической I, а на выходе устройства появляется сформированный передний фронт задержанного импульса.

Величину задержки tj можно плавно изменять, путем изменения величин резисторов. 9 и I1 или величины напряжения смещения. При выполнении соотношения U + U_? >. U_h за счет изменения величин резисторов 6, 9, 10 и 11 время t равно нулю, а минимальная реализуемая устройством задержка равна сумме собственных задержек логического элемента 1 и компаратора 4 при неизменной емкости конденсатора 8 .

По окончании входного сигнала (момент времени t на фиг.2) напряжение на входе 2 устройства становится равным уровню логического 0. Тогда в точке 7 происходит отрицательный перепад напряжения, равный U₍, а в точке 3 - положительный перепад, равный U₂. Одновременно начинается перезаряд конденсатора 8 через выход логического элемента 1. . Как только напряжения в- точках 3 И 7 сравняются, компаратор лавинообразно переключается в исходное состояние.

Claims

технике и может быть использовано дл регулируемой задержки и формировани импульсов. Целью изобретени вл етс расширение области применени за счет рас ширени диапазона реализуемых задержек и уменьшени длительности фронта выходного сигнала. На фиг . 1 представлена функциональна схема устройства; на фиг.2 - вр менные диаграммы, по сн ющие .его ра боту. Устройство регулируемой задержки импульсов содержит логический элемент 1 ЭСЛ-типа логики, вход котор го вл етс входом 2 устройства, а первый выход соединен с первым входом 3 компаратора 4, выход которого вл етс выходом 5 устройства. и через резистор 6 соединен с вторы входом 7 компаратора 4, конденсатор 8, подключенный одним выводом к пер вому входу 3 компаратора 4 и к рези тору 9, резистор 0, включенный меж ду вторым выходом логического элеме та и вторым входом 7 компаратора резистор 115 включенный между вторым вьшодом конденсатора 8 и общей шиной5 второй вывод резистора 9 под ключен к шине 12 источника напр жени смещени . Устройство регулируемой задержки импульсов работает следующим образом . В исходном состо нии на входе yc ройства присутствует Уровень логического О, тогда в точках 5 и 7 б дет уровень логического О, а в то ке 3 - уровень логической 1 (фиг.2). При поступлении входного сигнала (момент времени t) напр жение на входе 2 устройства равно уровню логической I. Через врем , равное собственной задержке элемента 1, в точке 7 возникает положительный ска чок напр жени , равный по величине: и- и где и - перепад напр жений между уровн ми логического О и логической Rg иК, - величины сопротивлений резисторов 6 и 10 соответственно . Одновременно в точке 3 за счет перераспределени тока смещени черавный по прНЫ11 скачок напр жени , личине. где R - величины сопротивлений резисторов 9 и 1). Начинаетс перезар д конденсатора 8 током смещени -. Через врем t напр жение в точе 3 становитс равным напр жению в очке 7 и компаратор переключаетс , ричем за счет положительной обратой св зи через резистор 6, процесс ереключени носит лавинообразный хаактер . Напр жение в точке 7 скачкобразно достигает уровн логической 1 , а на выходе устройства по вл етс сформированный передний фронт задержанного импульса. Величину задержки t можно плавно измен ть, путем изменени величин резисторов. 9 и П или величины напр жени смещени . При выполнении соотношени и + U,j , и счет изменени величин резисторов 6, 9, 10 и 1 врем t равно нулю, а минимальна реализуема устройством задержка равна сумме собственных задержек логического элемента 1 и компаратора 4 при неизменной емкости конденсатора 8 Г По окончании входного сигнала (момент времени t на фиг.2) напр жение на входе 2 устройства становитс равным уровню логического О. Тогда в точке 7 происходит отрицательньш перепад напр жени , равный Uj , а в точке 3 - положительный перепад , равный Uj. Одновременно начинаетс перезар д конденсато.ра 8 через выход логического элемента 1. Как только напр жени в- точках 3 и 7 сравн ютс , компаратор лавинообразно переключаетс в исходное состо ние . Формула изобретени Устройство регулируемой задержки импульсов, содержащее логический элемент , вход которого вл етс входом устройства, а выход соединен с одним выводом конденсатора и через резистор - с источником напр жени смещени , отличающеес тем, что, с целью .расщирени области применени за счет расширени диапазона реализуемых задержек в сторону малых задержек, в него введен компаратор , один вход которого соединен с выходом логического элемента, а выход вл етс выходом устройства, причем между вторым выходом логического элемента и вторым входом компаратора включен второй резистор, между вторым входом компаратора и его выходом - третий резистор, а между вторым вьтодом конденсатора и общей шиной - четвертый резистор.

to

tf