SU1381692A1 - Устройство задержки импульсов - Google Patents
Устройство задержки импульсов Download PDFInfo
- Publication number
- SU1381692A1 SU1381692A1 SU853988249A SU3988249A SU1381692A1 SU 1381692 A1 SU1381692 A1 SU 1381692A1 SU 853988249 A SU853988249 A SU 853988249A SU 3988249 A SU3988249 A SU 3988249A SU 1381692 A1 SU1381692 A1 SU 1381692A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistor
- bus
- pulse
- capacitor
- output
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
- Networks Using Active Elements (AREA)
Abstract
Изобретение может быть использовано дл формировани задержанных импульсов управлени . Цель изобретени - повышение надежности - достигаетс за счет уменьшени числа схемных элементов. Устройство содержит конденсатор 1, транзисторы 2-5, источники 6 и 7 посто нного напр жени , общую шину 8, питающие шины 9 и 10, шину 11 входных импульсов, элемент 12 зар да, резистор 13, выходную шину 14. Элемент 12 вл етс управл емым сопротивлением и может быть выполнен электронным, например, на полевом транзисторе. Управл емое сопротивление 15 включаетс лишь при необходимости увеличени длительности выходного импульса. Диод 16 вводитс при использовании одинаковых транзисторов 3 и 4. Если транзистор 4-германиевый, а транзистор 3-кремии- евый, то диод 16 может быть исключен. Q 1 ил.S
Description
/J Ю
00 00
О5 СО
to
Изобретение относитс к области импульсной техники и может быть использовано дл формировани задержанных импульсов управлени .
Цель изобретени - повышение надежности за счет уменьшени числа элементов.
На чертеже представлена принципиальна электрическа схема устройства .
Устройство задержки импульсов содержит конденсатор 1, первый - четвертьш транзисторы 2-5, первый и второй источники 6 и 7 посто нного напр жени , первые разноименные полюсы которых соединены с общей шиной 3, а вторые разноименные полюсы соединены с первой и второй питающими шинами 9 и 10 соответственно Первый вьшод конденсатора 1 подключен к коллектору транзистора 2, к шине 11 входных импульсов тока и через элемент 12 зар да соединен с питающей шиной 9, а второй вывод конденсатора 1 соединен с эмиттером транзистора 4 и подключен к точке соединени коллектора транзистора 3 с базой транзистора 5, коллектор которого соединен с шиной 9, а эмиттер с первым выводом резистора 13, базой транзистора 3, базой транзистора 4 и эмиттером транзистора 2, база которого соединена с общей шиной 8 и эмиттером транзистора 3, Коллектор транзистора 4 соединен с выходной шиной 14, а второй вывод резистора 13 соединен с питающей шиной 10.
Элемент 12 зар да (управл емое сопротивление) может быть выполнен электронным, например, на полевом транзисторе.
Управл емое сопротивление 15 включаетс лишь при необходимости изменени (увеличени ) длительности выходного импульса.
Диод 16 вводитс при использовании одинаковых транзисторов 3 и 4, Если транзистор 4 германиевый, а транзистор 3 кремниевый, то диод 16 может быть исключен.
Устройство работает следующим образом.
При отсутствии входных импульсов транзистор 2 насьщ1ен, транзисторы 3, 4 и 5 заперты.
Сопротивление резистора 13 устанавливаетс таким, чтобы ток через этот резистор от источника 7 заведомо превышал ток через управл емое сопротивление от источника 6.
Разность токов коллектора и эмит тера насьш;енного транзистора 2 задает минимальную величину входного импульса тока, проход щего на выход. Если aмпJПIгyдa входного импульса тока (см.шину 11) превысит в сумме
0 с током источника 6 через сопротивление ток эмиттера транзистора 2, то транзистор 2 перейдет из режима насыщени в активный режим, при котором происходит увеличение напр жени
5 на коллекторе транзистора 2. Увеличивающее положительное напр жение на коллекторе .транзистора 2 через конденсатор 1 прикладываетс в базе транзистора 5, который переходит
0 в активный режим работы и на его эмиттере формируетс положительное напр жение, запирающее транзистор 2. Одновременно отпираетс транзистор 3, который ограничивает обратное
5 напр жение на эмиттерно-базовом переходе транзистора 2 и своим коллектором шунтирует базовый ток транзистора 5.
Дл обеспечени большого диапазона
0 регулировани времени задержки транзистор 5 использует с большим коэффициентом усилени или делают составным . Это позвол ет иметь сопротивление элемента 12 большим, а следова5 тельно, и большим врем задержки.
По мере зар да конденсатора 1 увеличиваетс напр жение на коллекторе транзистора 2. После того, как напр жение на коллекторе транзистора
0 2 достигнет напр жени источника 6, транзистор 5 запираетс . Врем , в течение которого транзистор 5 находитс в активном режиме, вл етс временем задержки входных импульсов,
5 Чем меньше ток через элемент 12, тем требуетс большее врем зар да конденсатора 1, тем больше врем задержки .
После запирани транзистора 5
Q начинаетс этап формировани задержанного импульса на выходной шине 14, Это происходит вследствие того, что при запирании транзистора 5 ток резистора 13 втекает в эмиттер транс зистора 2, который отпираетс , и конденсатор 1 начинает разр жатьс через -транзистор 2 и переход база- эмиттер транзистора 4. В течение времени разр да конденсатор 1 транзистор А насьш1ен и напр жение на шине 14 отсутствует, что соответствует этапу формировани выходного задержанного импульса. Транзисторы 5 и 3 при этом заперты.
Если последующа схема реагирует на изменение выходного сопротивлени устройства, то резистор 17 может отсутствовать, так как при запертом транзисторе А выходное сопротивление высокое, а при насыщенном транзисторе 4 низкое.
Длительность выходного импульса равна времени разр да конденсатора
1,которое зависит от тока резистора и коэффициента усилени транзистора
2.При наличии элемента 15 транзистор 2 будет находитьс в режиме на
1692
зистора, первый и второй источники посто нного напр жени , первые разноименные полюсы которых соединены с общей шиной, а вторые разноименные полюсы соединены с первой и второй питающими шинами соответсвеино, элемент зар да конденсатора, резистор, шину входных импульсов тока и выход Q ную шину, первьй вывод конденсатора подключен к коллектору первого транзистора и через элемент зар да соединен , с первой питающей шиной, база первого транзистора соединена с об15 щей шиной и эмиттером второго транзистора , база которого соединена с базой третьего транзистора и первым выводом резистора, а коллектор соединен с базой четвертого транзисто
сьш1ени , а врем разр да кондёнсато- 20 Р отличающеес тем, что.
ра 1 определ етс током, задаваемым элементом 15. Это врем может быть как меньше, так и больше длительности выходного импульса тока на шине 11
На заднемфронте выходного импульса ,т.е.когда раэр дконденсатора 1 закончен ,устройство готовок приему следующего импу ьса.т.е.врем восстановлени устройства равно нулю.
Claims (1)
- С приходом следующего входного импульса все рассмотренные процессы повтор ютс , Формула изобретениУстройство задержки импульсов, содержащее конденсатор, четыре транс целью увеличени времени задержки, уменьшени длительности выходного импульса и повьш1ени надежности, первый вывод конденсатора подключен к шине входных импульсов тока, второй вывод конденсатора соединен с эмиттером третьего транзистора и подключен к базе четвертого транзистора, коллектор которого соединен с первой питающей шиной, а эмиттер с эмиттером первого транзистора и базой третьего транзистора, коллектор которого соединен с выходной шиной, а второй вывод резистора соединен с второй питающей шиной.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853988249A SU1381692A1 (ru) | 1985-12-10 | 1985-12-10 | Устройство задержки импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853988249A SU1381692A1 (ru) | 1985-12-10 | 1985-12-10 | Устройство задержки импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1381692A1 true SU1381692A1 (ru) | 1988-03-15 |
Family
ID=21209392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853988249A SU1381692A1 (ru) | 1985-12-10 | 1985-12-10 | Устройство задержки импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1381692A1 (ru) |
-
1985
- 1985-12-10 SU SU853988249A patent/SU1381692A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1138926, кл. Н 03 К 3/02, 1982. Авторское свидетельство СССР № 1046919, кл. Н 03 К 3/284, 1976. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3430072A (en) | Sample and hold circuit | |
JPS6150537B2 (ru) | ||
US5331230A (en) | Integrated-circuit sampled-and-hold phase detector with integrated current setting resistor | |
GB920229A (en) | Improvements in bistable circuits employing negative resistance devices | |
SU1381692A1 (ru) | Устройство задержки импульсов | |
US3597626A (en) | Threshold logic gate | |
US3496389A (en) | Timing circuit with field effect transistor | |
US3068424A (en) | Transistor class c amplifier | |
US4081698A (en) | Step-to-impulse conversion circuit | |
US3048713A (en) | "and" amplifier with complementary outputs | |
US3254242A (en) | Delay timing circuit | |
SU970693A1 (ru) | Выходной каскад | |
SU1661973A2 (ru) | Блокинг-генератор | |
SU1324103A1 (ru) | ТТЛ-вентиль | |
SU1443161A1 (ru) | Транзисторный ключ | |
SU1319270A1 (ru) | Электронный ключ | |
SU1309302A1 (ru) | Управл емый формирователь импульсов | |
SU1410004A2 (ru) | Стабилизатор напр жени посто нного тока | |
SU1160539A1 (ru) | Мультивибратор | |
SU1045355A1 (ru) | Генератор импульсов | |
SU1297218A1 (ru) | Логический элемент | |
GB1211441A (en) | Constant current source | |
SU663093A1 (ru) | Формирователь импульсов | |
SU566319A1 (ru) | Блокинг-генератор | |
SU1674354A1 (ru) | Нормализатор импульсов |