JPS5941638Y2 - 単安定マルチバイブレ−タ - Google Patents

Description

【考案の詳細な説明】 本考案は単安定マルチパイブレークに関するものである
。

単安定マルチパイブレーク（以下単安定マルチと略記す
）は周知のように、１対のスイッチング素子を抵抗素子
によりいわゆる直流結合すると共にコンデンサによりい
わゆる交流結合して正帰還ループを形威し、外部トリガ
入力信号に応答せしめ所定のパルス巾を有する単安定出
力を発生するようにしたものであり、種々の回路に用い
られている。

このような単安定マルチの１列を第１図に示す。

１対のスイッチング素子としてＮＲＮトランジスタＱ１
及びＱ２が用いられ、トランジスタＱ１のコレクタ出力
とトランジスタＱ２のベース制御入力とは抵抗Ｒ１及び
Ｒ２により直流結合されており、まタトランジスタＱ２
のコレクタ出力とトランジスタＱ１のベース制御入力と
はコンデンサＣ１及び抵抗Ｒ３よりなる帰還回路によっ
て交流結合され、結果として正帰還ループが形成されて
いる。

Ｒ４及びＲ６は各トランジスタの負荷抵抗でありｓ Ｒ
６はトリガ入力信号Ａの印加用抵抗を示す。

そしてトランジスタＱ２のコレクタから単安定出力（０
が導出される。

尚ダイオードＤ、はトランジスタＱ１の逆電圧破壊防止
用である。

第２図は第１図の回路動作を説明する各部波形図であり
、Ａは入力ＩＮ、ＢはコンデンサＣ１の負端子、Ｃは出
力ＯＵＴの波形である。

定常状態ではトランジスタＱ１がオフで他方のトランジ
スタＱ２がオンとなるように各部回路定数が選定されて
いる。

従って、コンデンサＣ１の両端電圧は略零となり、充電
電荷はないことになる。

か＼る状態において時刻ｔ１に所定レベルの正のトリガ
パルスＡ（パルス巾はコンデンサＣ１の充電時定数より
極めて小とする）が入力ＩＮに印加されると、トランジ
スタＱ１に電流が流れ始め、回路の正帰還作用により急
激にトランジスタＱ１がオン、Ｑ２がオフとなって反転
状態となる。

従って、トランジスタＱ２のコレクタ（ＯＵＴ）出力Ｃ
は正レベル（＋ＶＤ）に急峻に立上り、この立上りがそ
のま＼コンデンサＣ１を介してトランジスタＱ、のベー
ス入力へ伝わる。

そして電源子ｖＤ力）らコンデンサＣ１が充電され始め
、その充電時定数τ□は略コンデンサＣ１と抵抗Ｒ３の
値により定まる。

時刻ｔ２において、コンデンサＣ１の負側端子すなわち
トランジスタＱ、のベース端子が約１．２■（トランジ
スタＱ１とダイオードＤ１の順方向電圧を０．６Ｖとす
る）になると、トランジスタＱ１はオフ状態となり、同
時に正帰還作用によりトランジスタＱつはオン状態に反
転する。

そのためにトランジスタＱ２のコレクタ出力Ｃは急峻に
零レベルとなる力）ら、トランジスタＱ１のベース入力
は負レベルとなり、その後、オン状態のトランジスタＱ
２、抵抗Ｒ３、入力抵抗Ｒ６とによりコンデンサＣ１の
放電ループが形成され、これら素子により定まる時定数
τ２によりコンデンサＣ１は放電して、その端子電圧は
略零ボルトへ落ちつくことになる。

よって充電時定数τ１により定まるパルス巾Ｔ１を有す
る単安定出力Ｃが得られる。

上記の動作はトリガ入力信号Ａの時間巾がコンデンサＣ
１の充電時定数τ１よりも小なる場合において適用可能
であるが、第２図の右半分に示すようにトリガ入力信号
巾が時定数τ１よりも犬なる場合すなわち時刻ｔ３乃至
ｔ４（ｔ、 −ｔ３＝Ｔ２＞τ１の間一定の正レベルト
リガ入力信号Ａが印加された場合には、コンデンサＣ１
は、そのトリガ信号印加期間中においてはゾ充電され、
その負側端子電圧はトランジスタＱ１のオン時のベース
制御電圧（約１．２ Ｖ ）にクランプされることにな
る。

従って、トリガ入力信号Ａが零レベルになつだ時刻ｔ４
においてはゾ瞬時にトランジスタＱ１のベース制御端子
は負側へ立下りトランジスタＱ１はオフ％ Ｑ２はオン
となって初期状態へ復帰する。

その結果出力信号Ｃはトリガ信号Ａのパルス巾と同−巾
（Ｔ２）を有することになる。

ここで単安定マルチを一種の遅延回路として動作させる
場合が多く、か＼る場合にはトリガパルスの巾をマルチ
の充電時定数τ１よりも小に選定する必要が生じる。

し力）しながら、トリガ入力信号のパルス巾に応じて単
安定マルチの出力を遅延させにい場合もある。

か＼る目めにおいては上記回路では使用不能となる。

本考案の目的はトリガ入力信号の立上りに応答して瞬時
に立上り、当該入力信号の立下りに対して所定時間遅延
して立下る出力を得ることが可能な汎用性のある単安定
マルチを提供することである。

本考案の単安定マルチは１対のスイッチング素子と、こ
れらスイッチング素子の制御入力と出力とを交流結合す
るコンデンサとを有し、この交流結合された制御入力へ
トリガ信号を印加するよう構成された単安定マルチを対
象とし、当該制御入力端子とトリガ伝号入力端子との間
にトリガ信号レベルを分圧する分圧手段を挿入してこの
分圧出力をコンデンサの１端に印加するようにしたこと
を特徴とする。

よってトリガ信号がコンデンサの充電時定数よりも長く
ても、トリガ信号の消滅時にはコンデンサの充電は完全
ではないために、再びその時点からコンデンサの充電が
開始されもってトリガ信号の消滅時力）ら所定時間遅れ
て単安定出力も消失することになる。

以下、本考案について図面を用いて説明する。

第３図は本考案の一実施例を示す図であり、第１図と同
等部分は同一符号により示されている。

図においては、入力抵抗へとトランジスタＱ１の制御入
力端との間に抵抗Ｒ７を挿入したもので、これら直列接
続された抵抗Ｒ６及びＲ７によってトリガ入力信号Ａの
信号レベルを分圧する分圧回路１を構成している。

この分圧出力を抵抗Ｒ３を介してコンデンサＣ１の負側
端子に印加するよう構成したもので、他の回路構成は第
１図のそれと同等である。

第４図は第３図の回路動作を説明する各部動作波形図で
あり、Ａ、Ｂ、Ｃはそれぞれ第２図Ａ。

Ｂ、Ｃの波形と同一部分の波形である。

トリガパルスＡが充電時定数τ１より極めて小の場合は
第１図の場合と同様一定のパルス巾Ｔ１を有する単安定
出力Ｃが得られる。

次にトリガパルスＡが時刻ｔ３〜ｔ４の間到来し、その
期間Ｔ２が充電時定数の略半分の場合には、分圧回路１
の分圧出力の電圧７ はＶ１＝ （ＶＩＮ １．２ ） なる値と
なるかＲ６＋Ｒ７ ら（トランジスタＱ、のベース・エミッタ間電圧及びダ
イオードＤ１の順方向電圧を０．６Ｖとする）、コンデ
ンＣ１の両端にはＶＤ−■１なる電位差が時刻ｔ３〜ｔ
４の間は印加されるから、その負側端子Ｂは当該分圧電
圧ｖ１へ向って充電時定数τ１をもって下降する。

ここでトリガ入力が消失すると、同じ充電時定数τ、を
もってコンデンサＣ１は再び充電を開始されてアースレ
ベルへ向ってその負側端子Ｂは下降することになる。

そして分圧点の電圧がある程度下降してトランジスタＱ
１の閾値以下になると（時刻ｔ５）％Ｉ’ランジスタＱ
１はオフとなり初期状態に反転することがわ力）る。

従って、出力Ｃは入力トリガ信号の巾Ｔ２よりも更にＴ
３だけ遅延した信号が得られる。

次に、トリガ入力信号Ａが時定数τ１よりも十分長く時
刻ｔ６〜ｔ７（Ｔ、）の間存在した場合には、トリガ入
力信号Ａの終期ｔ７においては、コンデンサＣ１の負側
端子Ｂは分圧回路１の分圧出力電圧■１にクランプされ
ていることになる。

よって時刻ｔ７以降はコンデンサＣ１は再び充電時定数
τ１をもって充電開始されるから、分圧点電位も下降し
時刻ｔ８にてトランジスタＱ１がオフとなって、初期状
態へ復帰する。

その結果出力Ｃはトリガ入力信号の巾Ｔ４よりも更にＴ
３だけ遅延しり信号となる。

以上述べた如く本考案によれば単にトリガ入力端とスイ
ッチングトランジスタＱ１の制御入力との間に抵抗分圧
回路１を挿入するだけで、トリガ入力のパルス巾に力）
＼わらず常にある遅延時間を有する出力を得ることが可
能となる。

特にオーディオ機器においては、低入力レベル、高雑音
レベル、Ｓ／Ｎ劣化等の場合に再生出力を断とするミュ
ーティング回路が不可欠であるが、上記の諸条件を検出
して検出信号を発生し、単安定マルチをトリガせしめ、
単安定出力存在期間中ミューティング動作をさせるよう
になされている。

力）＼る場合、検出１冨号の信号中が種々異なり、その
信号中゛に応じてミューティング時間を制御する必要が
あるが、本考案の単安定マルチを用いることにより目的
が達成される。

もつとも、オーディオ機器のミューティング回路に限ら
ず種々の用途に用いうることは勿論である。

【図面の簡単な説明】

第１図は従来の単安定マルチの例を示す図、第２図は第
１図の回路の各部動作波形図、第３図は本考案の一実施
例を示す図、第４図は第３図の回路の各部動作波形図で
ある。 主要部分の符号の説明、１・・・・・・分圧回路、Ｑｌ
ｌＱ２・・・・・・スイッチングトランジスタ、Ｃ１°
°°゛°°コンデンサ、 Ｒ６，Ｒ７・・・・・・分圧
抵抗。

Claims (1)

【実用新案登録請求の範囲】
1. 第１及び第２のスイッチング素子と、前記第１のスイッ
   チング素子の制御入力端子と前記第２のスイッチング素
   子の出力端子とを交流結合するコンデンサとを有し、前
   記第１のスイッチング素子の制御入力端子へトリガ信号
   を印加するよう構成された単安定マルチバイブレータで
   あって、前記制御入力端子とトリガ信号入力端子との間
   に直列に挿入された複数の分圧抵抗を有し、これら分圧
   抵抗の直列接続点を前記コンデンサの一端に接続したこ
   とを特徴とする端安定マルチバイブレータ。