JPS613231A - 座標入力装置用雑音除去回路 - Google Patents
座標入力装置用雑音除去回路Info
- Publication number
- JPS613231A JPS613231A JP59123239A JP12323984A JPS613231A JP S613231 A JPS613231 A JP S613231A JP 59123239 A JP59123239 A JP 59123239A JP 12323984 A JP12323984 A JP 12323984A JP S613231 A JPS613231 A JP S613231A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- pulse
- voltage
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は座標入力装置用雑音除去回路、特にパルス幅で
入力箇所の座標を示す座標入力装置に用いて雑音の影響
を軽減するための座標入力装置用雑音除去回路に関する
。
入力箇所の座標を示す座標入力装置に用いて雑音の影響
を軽減するための座標入力装置用雑音除去回路に関する
。
従来、予め横座標(X座標)および縦座標(X座標)t
−設定した入力面上にペンなどで入力したときに、入力
箇所のX座標およびX座標にそれぞれ比例したパルス幅
(あるいはパルス間隔)のパルス信号を発生するよう構
成した座標入力装置が、実用化されている。このような
装置では、雑音の影響で、座標を示すパルス信号のパル
ス幅(あるいはパルス間隔)が、真の座標を示す大きさ
からずれることが多い。特にランダム性の雑音があると
、滑らかな線を入力しても、座標を示すパルス信号から
再現した線は滑らかにならず小刻みな凹凸を含んだもの
になり、忠実な再現ができないという欠点がある。座標
入力装置に信号処理用のマイクロコンピュータなどのプ
ロセッサを内蔵している場合には、順次に出現する複数
のパルス信号がおのおの示している座標の平均値(例え
ば移動平均値)をプロセッサで算出させて上述のような
雑音の影響を除去する方法がある。しかし、小形で低価
格な装置では、そのようなブロモ、すt−内蔵しておら
ず、平均値の算出を行う仁とができない。
−設定した入力面上にペンなどで入力したときに、入力
箇所のX座標およびX座標にそれぞれ比例したパルス幅
(あるいはパルス間隔)のパルス信号を発生するよう構
成した座標入力装置が、実用化されている。このような
装置では、雑音の影響で、座標を示すパルス信号のパル
ス幅(あるいはパルス間隔)が、真の座標を示す大きさ
からずれることが多い。特にランダム性の雑音があると
、滑らかな線を入力しても、座標を示すパルス信号から
再現した線は滑らかにならず小刻みな凹凸を含んだもの
になり、忠実な再現ができないという欠点がある。座標
入力装置に信号処理用のマイクロコンピュータなどのプ
ロセッサを内蔵している場合には、順次に出現する複数
のパルス信号がおのおの示している座標の平均値(例え
ば移動平均値)をプロセッサで算出させて上述のような
雑音の影響を除去する方法がある。しかし、小形で低価
格な装置では、そのようなブロモ、すt−内蔵しておら
ず、平均値の算出を行う仁とができない。
本発明の目的は、上述の欠点を除去するための小さな回
路規模で雑音成分全抑圧できる座標入力装置用雑音除去
回路を提供することにある。
路規模で雑音成分全抑圧できる座標入力装置用雑音除去
回路を提供することにある。
本発明の回路は、第1および第2の入力端に入力する二
つのパルス信号のパルス幅を比較して両者の長短差を示
す電気信号を発生するパルス幅比較回路と、該パルス幅
比較回路が発生する前記電気信号に応答して充放電電圧
を断続させる充放電回路と、充放電用のコンデンサを具
備しており前記充放電電圧に応答して前記コンデンサを
予め定めた時定数で充放電する低域フィルタと、前記コ
ンデンサの両端電圧を示すパルス幅のパルス信号を発生
する電圧−パルス変換回路と、座標入力装置の入力面へ
の入力箇所を示すパルス幅の第1のパルス信号および前
記電圧−パルス変換回路が発生する前記パルス信号であ
る第2のパルス信号をそれぞれ前記パルス幅比較回路の
前記第1および第2の入力端に導く接続とを備え、前記
第1のパルス信号を受信しこれに応答して前記第2のパ
ルス信号全送信する。
つのパルス信号のパルス幅を比較して両者の長短差を示
す電気信号を発生するパルス幅比較回路と、該パルス幅
比較回路が発生する前記電気信号に応答して充放電電圧
を断続させる充放電回路と、充放電用のコンデンサを具
備しており前記充放電電圧に応答して前記コンデンサを
予め定めた時定数で充放電する低域フィルタと、前記コ
ンデンサの両端電圧を示すパルス幅のパルス信号を発生
する電圧−パルス変換回路と、座標入力装置の入力面へ
の入力箇所を示すパルス幅の第1のパルス信号および前
記電圧−パルス変換回路が発生する前記パルス信号であ
る第2のパルス信号をそれぞれ前記パルス幅比較回路の
前記第1および第2の入力端に導く接続とを備え、前記
第1のパルス信号を受信しこれに応答して前記第2のパ
ルス信号全送信する。
次に図面を参照して本発明の詳細な説明する。
第1図は本発明の一実施例金示すブロック図であシ、第
2図はその動作を説明するためのタイムチャートである
。本実施例の雑音除去回路2Xおよび2Yはそれぞれ、
入力部1から送られてくる信号x1およびylを受信し
て雑音成分を抑圧した信号x3および’1mを送出する
。入力部1は。
2図はその動作を説明するためのタイムチャートである
。本実施例の雑音除去回路2Xおよび2Yはそれぞれ、
入力部1から送られてくる信号x1およびylを受信し
て雑音成分を抑圧した信号x3および’1mを送出する
。入力部1は。
入力用のタブレット10およびペン11と、この両者に
対し電気信号を受授してタブレット100入力面上のペ
ン11の入力箇所全検出し、おのおの入力箇所のX座標
訃よびY座標の値に比例したパルス幅の信号X1および
x冨を送信する制御回路12とを具備する座標入力装置
である。雑音除去回路2Xおよび2Yは同一の構成を有
し、第2図は雑音除去回路2Xの動作を例示する。
対し電気信号を受授してタブレット100入力面上のペ
ン11の入力箇所全検出し、おのおの入力箇所のX座標
訃よびY座標の値に比例したパルス幅の信号X1および
x冨を送信する制御回路12とを具備する座標入力装置
である。雑音除去回路2Xおよび2Yは同一の構成を有
し、第2図は雑音除去回路2Xの動作を例示する。
信号x1は、まず雑音除去回路2Xのパルス幅比較回路
3へ送られる。パルス幅比較回路3は、信号x1と、変
換回路6が送出する信号Xjとのパルス@を比較して1
両者の差を示す信号aおよびbt−発生し、これを充放
電回路4へ送る。すなわち、信号x1は排他的論理和(
EX−OR)ゲート20の一方の入力端と論理積(AN
D)ゲート21の一方の入力端とに導かれておシ、信号
x鵞はEX−ORゲー120の他方の入力端と否定論理
積(NAND) ゲート22の一方の入力端とに導かれ
ている。また、EX−ORゲート20の出力端はAND
ゲート21の他方の入力端とNANDゲート22の他方
の入力端とに接続しである。信号x1およびx3のパル
ス立上力の時刻は互いに一致するから、信号X、の方が
信号Xl よりもパルス幅が長いときには、第2図の左
半分に示すごとく、信号x鵞のパルス立下シ時に信号a
のパルスが立上9、信号x1のパルス立下り時に信号a
のパルスが立下る。電圧VHが信号aのパルスの高さで
ある。このとき信号すはパルス立上クラ保持している。
3へ送られる。パルス幅比較回路3は、信号x1と、変
換回路6が送出する信号Xjとのパルス@を比較して1
両者の差を示す信号aおよびbt−発生し、これを充放
電回路4へ送る。すなわち、信号x1は排他的論理和(
EX−OR)ゲート20の一方の入力端と論理積(AN
D)ゲート21の一方の入力端とに導かれておシ、信号
x鵞はEX−ORゲー120の他方の入力端と否定論理
積(NAND) ゲート22の一方の入力端とに導かれ
ている。また、EX−ORゲート20の出力端はAND
ゲート21の他方の入力端とNANDゲート22の他方
の入力端とに接続しである。信号x1およびx3のパル
ス立上力の時刻は互いに一致するから、信号X、の方が
信号Xl よりもパルス幅が長いときには、第2図の左
半分に示すごとく、信号x鵞のパルス立下シ時に信号a
のパルスが立上9、信号x1のパルス立下り時に信号a
のパルスが立下る。電圧VHが信号aのパルスの高さで
ある。このとき信号すはパルス立上クラ保持している。
また、信号x1の方が信号Xlよシもパルス幅が短いと
きには、第2図の右半分に示すごとく、信号x1のパル
ス立下フ時に信号すのパルスが立下シ、信号Xgのパル
ス立下り時に信号すのパルスが立上る。信号すのパルス
の高さは電圧1−である。このとき信号aKはパルスが
現われない。なお、信号x1および信号x3のパルス幅
が互いに等しいときには、図示は省略したが。
きには、第2図の右半分に示すごとく、信号x1のパル
ス立下フ時に信号すのパルスが立下シ、信号Xgのパル
ス立下り時に信号すのパルスが立上る。信号すのパルス
の高さは電圧1−である。このとき信号aKはパルスが
現われない。なお、信号x1および信号x3のパルス幅
が互いに等しいときには、図示は省略したが。
信号aにはパルスが現われず、信号すはパルス立上力を
保持する。
保持する。
信号aは充放電回路4のダイオードD1t”通して低域
フィルタ5の入力端に導かれてお漫、信号すはダイオー
ドDs’?通して低域フィルタ5の入力端に導かれてい
る。低域フィルタ5は抵抗RおよびコンデンサCで構成
されたフィルタで、抵抗孔の両端に接続したスイッチS
Wは入力時には断状態にしておく。コンデンサCの両端
の電圧は信号dとして、変換回路6へ送られる。変換回
路6は、信号dを受けて信号dの電圧に比例したパルス
幅のパルスの信号Xst発生する電圧−パルス幅変換回
路である。すなわち、変換回路6の電圧比較器23の一
方の入力端に印加されている信号eは、信号X1のパル
ス立上シ時を起点とする鋸波の電圧波形をもつ信号であ
シ、変換回路6はこの信号eの電圧と他方の入力端に印
加されている信号dの電圧とを比較し、信号dの方が信
号eよシも高い電圧のときパルスが立上る信号xlを発
生して送出する。
フィルタ5の入力端に導かれてお漫、信号すはダイオー
ドDs’?通して低域フィルタ5の入力端に導かれてい
る。低域フィルタ5は抵抗RおよびコンデンサCで構成
されたフィルタで、抵抗孔の両端に接続したスイッチS
Wは入力時には断状態にしておく。コンデンサCの両端
の電圧は信号dとして、変換回路6へ送られる。変換回
路6は、信号dを受けて信号dの電圧に比例したパルス
幅のパルスの信号Xst発生する電圧−パルス幅変換回
路である。すなわち、変換回路6の電圧比較器23の一
方の入力端に印加されている信号eは、信号X1のパル
ス立上シ時を起点とする鋸波の電圧波形をもつ信号であ
シ、変換回路6はこの信号eの電圧と他方の入力端に印
加されている信号dの電圧とを比較し、信号dの方が信
号eよシも高い電圧のときパルスが立上る信号xlを発
生して送出する。
第2図の左半分に示す動作例では、信号X1のパルス立
上シ時の信号dは電圧v1であり、信号Xlのパルスは
信号x1のパルス立上りと同時に立上ったあと、信号e
が電圧v1に達したときに立下る。次いで信号aのパル
スが立上殴、その電圧vHがダイオードDIの順方向に
印加され抵抗R1に介してコンデンサCに充電を行い、
信号aのパルスの立下シ時に信号dが電圧Vzまで上昇
する。なお、低域フィルタの時定数(本冥施例では抵抗
孔およびコンデンサCの値の積に等しい)。
上シ時の信号dは電圧v1であり、信号Xlのパルスは
信号x1のパルス立上りと同時に立上ったあと、信号e
が電圧v1に達したときに立下る。次いで信号aのパル
スが立上殴、その電圧vHがダイオードDIの順方向に
印加され抵抗R1に介してコンデンサCに充電を行い、
信号aのパルスの立下シ時に信号dが電圧Vzまで上昇
する。なお、低域フィルタの時定数(本冥施例では抵抗
孔およびコンデンサCの値の積に等しい)。
電圧VHおよび信号eの鋸波電圧の時間傾斜を適当に設
定して、上述のコンデンサCの充電時に、信号dが信号
eよシも高い電圧にならないようにしである。また、同
図の右半分に示す動作例では。
定して、上述のコンデンサCの充電時に、信号dが信号
eよシも高い電圧にならないようにしである。また、同
図の右半分に示す動作例では。
信号X!のパルス立上シ時の信号dは電圧vsであり、
信号x1のパルス立下シ時に信号すのパルスが立下ると
、コンデンサCの両端電圧がダイオードDIに順方向に
加わるから、コンデンサCの電荷が抵抗孔を介して放電
されて信号dの電圧が下降してゆき、信号dと信号eと
が同じ電圧v4になったときに信号Xlのパルスが立下
る。
信号x1のパルス立下シ時に信号すのパルスが立下ると
、コンデンサCの両端電圧がダイオードDIに順方向に
加わるから、コンデンサCの電荷が抵抗孔を介して放電
されて信号dの電圧が下降してゆき、信号dと信号eと
が同じ電圧v4になったときに信号Xlのパルスが立下
る。
上述の動作を行う雑音除去回路2X(あるいは2Y)が
送出する信号xz (あるいはy鵞)のパルス幅は、信
号XI (あるいはYs )のパルス幅の変化に即応し
て追従せず、除々に追従する。すなわち、第2図の左半
分に示す動作例では、信号eが立上り始めてから電圧Y
fiに達するまでの時間幅は、信号Xlのパルス幅と信
号X、のパルス幅との中間値になる。また第2図の右半
分に示す動作例では、信号x3のパルス幅は、信号eが
立上シ始めてから電圧vsに達するまでの時間幅と。
送出する信号xz (あるいはy鵞)のパルス幅は、信
号XI (あるいはYs )のパルス幅の変化に即応し
て追従せず、除々に追従する。すなわち、第2図の左半
分に示す動作例では、信号eが立上り始めてから電圧Y
fiに達するまでの時間幅は、信号Xlのパルス幅と信
号X、のパルス幅との中間値になる。また第2図の右半
分に示す動作例では、信号x3のパルス幅は、信号eが
立上シ始めてから電圧vsに達するまでの時間幅と。
信号Xlのパルス幅との中間値になる。従っていずれの
場合も、信号x1の順次に現われるパルスの幅が変化し
たとき、これに応答して順次に現われる信号x2のパル
スの幅は、信号x1のパルス幅の変化に即応して追従せ
ずに、徐々に追従してゆく。
場合も、信号x1の順次に現われるパルスの幅が変化し
たとき、これに応答して順次に現われる信号x2のパル
スの幅は、信号x1のパルス幅の変化に即応して追従せ
ずに、徐々に追従してゆく。
従って、信号x1お工びyIの順次に現われるパルスの
幅がランダム性の雑音の影響で小刻みに変動しても、雑
音除去回路2Xおよび2Yはその小刻みな変動に即応し
ないから、雑音成分を抑圧したパルス幅の変化が滑らか
な信号X3およびYsが得られる。
幅がランダム性の雑音の影響で小刻みに変動しても、雑
音除去回路2Xおよび2Yはその小刻みな変動に即応し
ないから、雑音成分を抑圧したパルス幅の変化が滑らか
な信号X3およびYsが得られる。
第2図には低域フィルタ5のスイッチSWが断状態のと
きの動作を例示したが、入力部1での入力時の初期にス
イッチSWが断状態であると、信号X寓およびy!がそ
れぞれ信号X!およびylに追従し始めるまで比較的長
時間を要する。通常。
きの動作を例示したが、入力部1での入力時の初期にス
イッチSWが断状態であると、信号X寓およびy!がそ
れぞれ信号X!およびylに追従し始めるまで比較的長
時間を要する。通常。
入力初期には信号x3およびYet信号X1およびYx
K即応させたい場合が多いが、このような場合には入力
初期だけスイッチ5Wt−接続状態になるよう制御して
、信号Xlおよびy重金それぞれ信号X1およびy:に
即応させることができる。
K即応させたい場合が多いが、このような場合には入力
初期だけスイッチ5Wt−接続状態になるよう制御して
、信号Xlおよびy重金それぞれ信号X1およびy:に
即応させることができる。
第3図は1本実施例で低域フィルタ5のスイ。
チSWを接続状態にした場合の動作を説明するためのタ
イムチャートである。同図において、信号X、のパルス
立上ル時には信号dの電圧はゼロであり、信号Xlのパ
ルスはまだ立上らない。従って、このときKは信号aの
パルスが立上るが、抵抗孔の両端がスイッチSWで短絡
しであるので。
イムチャートである。同図において、信号X、のパルス
立上ル時には信号dの電圧はゼロであり、信号Xlのパ
ルスはまだ立上らない。従って、このときKは信号aの
パルスが立上るが、抵抗孔の両端がスイッチSWで短絡
しであるので。
コンデンサCが瞬時に充電され、これに応じて信号Xl
のパルスが立上ると共に、信号aのパルスが立下る。こ
のとき信号dは電圧■Hまで達する。
のパルスが立上ると共に、信号aのパルスが立下る。こ
のとき信号dは電圧■Hまで達する。
このあとの信号x1のパルス立下り時には、信号x2の
パルスが立上ったままなので、信号すのパルスが立下っ
てコンデンサCの電荷を急速に放電して、これに伴って
信号dの電圧が急速に下降し信号eと等しい電圧v6に
達したとき、信号x3のパルスが立下ると共に、信号す
のパルスが立上る。コンデンサCの充放電時間は極めて
短いから。
パルスが立上ったままなので、信号すのパルスが立下っ
てコンデンサCの電荷を急速に放電して、これに伴って
信号dの電圧が急速に下降し信号eと等しい電圧v6に
達したとき、信号x3のパルスが立下ると共に、信号す
のパルスが立上る。コンデンサCの充放電時間は極めて
短いから。
信号Xjは実質的に信号X!と同一のパルス信号になり
、信号x1に即応する信号xtt得ることができる。
、信号x1に即応する信号xtt得ることができる。
従って、入力部1の制御回路12から低域フィルタ5の
スイッチSWへ制御信号を送夛(図示は省略)、入力時
の初期にスイッチSWを接続状態にしたあと、入力時中
にはスイッチSWを断状態にするよう制御しで、入力初
期には信号X、およびylがそれぞれ信号X!およびy
lに即応して追従するようにでき、そのあとでは信号X
:およびy2が低域フィルタ5の時定数に対応する応答
速さで徐々に信号X!およびylに追従して雑音の影響
によるパルス幅の小刻みな変動を抑圧することができる
。
スイッチSWへ制御信号を送夛(図示は省略)、入力時
の初期にスイッチSWを接続状態にしたあと、入力時中
にはスイッチSWを断状態にするよう制御しで、入力初
期には信号X、およびylがそれぞれ信号X!およびy
lに即応して追従するようにでき、そのあとでは信号X
:およびy2が低域フィルタ5の時定数に対応する応答
速さで徐々に信号X!およびylに追従して雑音の影響
によるパルス幅の小刻みな変動を抑圧することができる
。
以上の説明から明らかなように、本発明には小さな回路
規模で雑音成分を抑圧し得る座標入力装置用雑音除去回
路を実現できるという効果がある。
規模で雑音成分を抑圧し得る座標入力装置用雑音除去回
路を実現できるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図。
第2図および第3図は本発明の実施例の動作を説明する
ためのタイムチャートである。 1・・・・・入力部、2X、2Y・・・・・・雑音除去
回路。 3・・・・・・パルス幅比較回路、4・・・・・・充放
電回路、5・・・・・・低域フィルタ、6・・・・・・
変換回路、20・・・・・・排他的論理和(EX−OR
)ゲート、21・・・・・・論理積(AND)ゲート、
22・・・・・・否定論理積(NAND)ゲート、DI
、D!・・・・・・ダイオード、R・・・・・・抵抗。 C・・・・・・コンデンサ、SW・・・・・・スイッチ
、23・・・・・・電圧比較器。
ためのタイムチャートである。 1・・・・・入力部、2X、2Y・・・・・・雑音除去
回路。 3・・・・・・パルス幅比較回路、4・・・・・・充放
電回路、5・・・・・・低域フィルタ、6・・・・・・
変換回路、20・・・・・・排他的論理和(EX−OR
)ゲート、21・・・・・・論理積(AND)ゲート、
22・・・・・・否定論理積(NAND)ゲート、DI
、D!・・・・・・ダイオード、R・・・・・・抵抗。 C・・・・・・コンデンサ、SW・・・・・・スイッチ
、23・・・・・・電圧比較器。
Claims (2)
- (1)第1および第2の入力端に入力する二つのパルス
信号のパルス幅を比較して両者の長短差を示す電気信号
を発生するパルス幅比較回路と、該パルス幅比較回路が
発生する前記電気信号に応答して充放電電圧を断続させ
る充放電回路と、充放電用のコンデンサを具備しており
前記充放電電圧に応答して前記コンデンサを予め定めた
時定数で充放電する低域フィルタと、前記コンデンサの
両端電圧を示すパルス幅のパルス信号を発生する電圧−
パルス変換回路と、座標入力装置の入力面への入力箇所
を示すパルス幅の第1のパルス信号および前記電圧−パ
ルス変換回路が発生する前記パルス信号である第2のパ
ルス信号をそれぞれ前記パルス幅比較回路の前記第1お
よび第2の入力端に導く接続とを備え、前記第1のパル
ス信号を受信しこれに応答して前記第2のパルス信号を
送信することを特徴とする座標入力装置用雑音除去回路
。 - (2)前記低域フィルタは前記時定数を可変するための
スイッチを有する特許請求の範囲第(1)項記載の座標
入力装置用雑音除去回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59123239A JPS613231A (ja) | 1984-06-15 | 1984-06-15 | 座標入力装置用雑音除去回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59123239A JPS613231A (ja) | 1984-06-15 | 1984-06-15 | 座標入力装置用雑音除去回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS613231A true JPS613231A (ja) | 1986-01-09 |
Family
ID=14855639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59123239A Pending JPS613231A (ja) | 1984-06-15 | 1984-06-15 | 座標入力装置用雑音除去回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS613231A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6339747U (ja) * | 1986-09-01 | 1988-03-15 | ||
JPH01194018A (ja) * | 1988-01-29 | 1989-08-04 | Pentel Kk | 座標入力装置 |
JPH0331465U (ja) * | 1989-08-07 | 1991-03-27 | ||
US7688308B2 (en) | 2004-03-23 | 2010-03-30 | Rohm Co., Ltd. | Signal processing system for a pointing input device |
-
1984
- 1984-06-15 JP JP59123239A patent/JPS613231A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6339747U (ja) * | 1986-09-01 | 1988-03-15 | ||
JPH04427Y2 (ja) * | 1986-09-01 | 1992-01-08 | ||
JPH01194018A (ja) * | 1988-01-29 | 1989-08-04 | Pentel Kk | 座標入力装置 |
JPH0331465U (ja) * | 1989-08-07 | 1991-03-27 | ||
US7688308B2 (en) | 2004-03-23 | 2010-03-30 | Rohm Co., Ltd. | Signal processing system for a pointing input device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2694491B2 (ja) | 誘導ピックアップからの周期的信号を評価する装置 | |
JPS613231A (ja) | 座標入力装置用雑音除去回路 | |
US4446439A (en) | Frequency/voltage conversion circuit | |
US3209268A (en) | Phase modulation read out circuit | |
EP0487177A1 (en) | Variable length precision pulse generator | |
US5838803A (en) | Muting circuit | |
US3365587A (en) | Circuit for generating large pulses of electrical currents having short rise and fall times | |
US4006417A (en) | Tachometer | |
US4247890A (en) | Reversible inverter system having improved control scheme | |
JPS6063685A (ja) | 座標入力装置用雑音除去回路 | |
EP0518625A2 (en) | Waveform synthesizing circuit | |
JP3144574B2 (ja) | ミューティング制御回路 | |
US4042834A (en) | Frequency doubler circuit | |
US4427901A (en) | Waveform shaping circuit | |
JPS5941638Y2 (ja) | 単安定マルチバイブレ−タ | |
JP2674648B2 (ja) | パルス幅変調信号発生装置 | |
US4554464A (en) | Propagation delay generator | |
JP3252968B2 (ja) | 垂直同期分離回路 | |
SU746891A1 (ru) | Формирователь импульсов по положительному и отрицательному перепадам сигнала | |
JPS5845873B2 (ja) | スレッシュホ−ルド回路 | |
SU608250A1 (ru) | Устройство дл раздельного управлени реверсивным тиристорным преобразователем | |
JP3064311B2 (ja) | バーストフラグ回路 | |
JPH05299987A (ja) | 自動識別レベル制御装置 | |
SU506007A1 (ru) | Цифровое устройство дл управлени двигателем | |
JPH01151315A (ja) | パルス信号入力回路 |