SU746891A1 - Формирователь импульсов по положительному и отрицательному перепадам сигнала - Google Patents

Формирователь импульсов по положительному и отрицательному перепадам сигнала Download PDF

Info

Publication number
SU746891A1
SU746891A1 SU782565423A SU2565423A SU746891A1 SU 746891 A1 SU746891 A1 SU 746891A1 SU 782565423 A SU782565423 A SU 782565423A SU 2565423 A SU2565423 A SU 2565423A SU 746891 A1 SU746891 A1 SU 746891A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inverter
pulse shaper
positive
Prior art date
Application number
SU782565423A
Other languages
English (en)
Inventor
Анатолий Владимирович Андреев
Генрих Николаевич Вейс
Владимир Андреевич Петров
Александр Константинович Смирнов
Борис Михайлович Сухомлинов
Original Assignee
Предприятие П/Я Г-4088
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4088 filed Critical Предприятие П/Я Г-4088
Priority to SU782565423A priority Critical patent/SU746891A1/ru
Application granted granted Critical
Publication of SU746891A1 publication Critical patent/SU746891A1/ru

Links

Landscapes

  • Water Treatment By Electricity Or Magnetism (AREA)

Description

-., , . ,I . Изобретение относитс  к вычислительной текнике и цифровой автоматике и может быть использовано дл  формировани  импульсов фиксированной длительности . как при положительно, так и при отрицательном перепадах входного логического сигнала. Известен формирователь импульсов, содержащий инвертор, логический элемент И-НЕ, интегрирующую цепь ij. Недостатком его  вл етс  невысока  стабильность длительности сформировав ных импульсов. Наиболее близким техническим решением к предложенному формирователю импульсов  вл етс  формирователь импул сов, содержащий ..инвертор, логические схемы И и ИЛИ-НЕ, интегрирующую цепь обеспечивающий формирование импульсов по обоим фронтам сигнала, а также разделение сформированных импульсов по выходам 2. Известному формированию импульсов свойственны невысока  стабильность дли- тбльности сформированных импульсов, различна  длительность импульсов, сформированных по положительному и отрицательному перепадам сигнала, и невозможность формировани  импульсов большой длительности (более 0,1 с). Это св зано с тем, что роль пороговых устройств выполн ют логические еле- менты И и ИЛИ-НЕ, имеющие (особенно при испольэов1ании ТТЛ элементов) нестабильный порог срабатывани  и низков входное сопротивление. KiitoMe того, использование в формирователе элементов, выполн ющих различные логические функции, затрудн ет построение устройства на ТТЛ логике, имеющей базис И-НЕ. Цель изобретени  - повыщение стабильности и расширение диапазона длительностей формируемых импульсов. Это достигаетс  тем, что в формирователь импульсов по положительному н отрицательному перепадам сигнала, содержащий инвертор, вход которого соеШнён е Шр&еШ Вшаш бейойнбгб элемента И-НЕ, ЖйкбаТ инеергбра подключен вхоа интегрирующей цепи, введен дифференциальный усилитель с парафазным выхбдом и дополнительный элемент И-НЕ, j первый вход которого соединен с выходом инвертора, а второй вход подключен к одному из выходов. диффер§нцШпьного усилител , второй вход которого соединен Со вторым входом основного элементаЮ
И-НЕ, при этом один из входов дифферен адаШшгГусШ1йт 1 Шй5
интегрирующей цепи.
На второй вход дифферёнШШьйбгб усйгчтел  подана половина уровн  логи- 15 ческой единицы, что об&спё ШШт вз&- висимость Длительности сформйрбванных импульсов от изменений напр жени  питани  логических элементов, а также срабатывание схемы пб сравнению напр -т. 20 жений на обоих входах дифференциальНо Тб усИ71йтелй , т. е. по псйовине уровн  логической единицы. Длительность сфор-
Щ |}6ванных импульсов при этом равна:
. 25
гае R и С - номиналы элементов интегрирующей цепи t - длительность сформйрб- ванного импульса,
Малый входной ток дифференциального 30 усилител  позвол ет резко увеличить величину сопротивлени  (примерно на 3 пор дка ), что дает возможность либо формировать импульсы большой длительности (секунда и более), либо уменьшить ве- 35 пйчийу емкости конденсатора, что обеспечивает большую темПературнуй) стабиль- нбсть длительности импульса.
На фиг. 1 изрбражбна Принципиальна  схема устройства; на фиг. 2 - временные 40 SiiP iMiaa враЫйчй1Дхт
Форйирбватель итйпульСов сбдержит инвертор 1, интёг рирующую цепь, состо щую из резистора 2 и |{онденсатора 3, дифференциальный усилитель 4 с парафаз- ным выходом, основной элемент И-НЕ 5 и дополнительный элемент И-НЕ 6.
Формирователь импульсов (фиг. 1) работает следующим образом.
При потенциале логического нул  на входе (точка а) на выхбде инвертора 1 (точка б) присутствует потенциал логической единицы. Конденсатор 3 зар жен до этого же потенциала (точка в). При этбм напр ткёййё на бДНбм из входов дифференциального, усилител  4 выше, i«eM на другом входе, на который подано
напр жение, половины уровн  логической единицы с клеммы 7.
На выходе усилител  4 в этом случае присзпгствуют потенциалы логической единицы (точка г) и логического нул  (точка д). На выходах элементов И-НЕ 5 и 6 (точки е, ж) присутствуют пбтенциалы логической единицы.
При положительном перепаде напр жени  на входе формировател  мгновенно срабатывает элемент И-НЕ на его выходе устаналиваетс  потенциал логического нул . Конденсатор 3 после скачка напр жени  на выходе инвертора 1 с потенциала логической единицы до потен- цивша логического нул  начинает разр жатьс  через резистор 2 и выход инвертора 1. При разр дке до напр же- ни , равного половине уровн  логической единицы, потенциалы на выходах усилител  4 мен ютс  местами, и На выходе элемента И-НЕ 5 устанавливаетс  потенциал логической единицы. При отрицательном перепаде йа пр жени  на входе инвертора 1 н его выходе устанавливаетс  потенциал логической единицы, а также срабатывает элемент И-НЕ, и его выходное напр жение Падает до уровнг  логического нул . Конденсатор 3 зар жаетс  через резистор 2 и выход инвертора 1. При достижении на конденсаторе 3 напр жени , равного напр жению половины уровн  логической единицы напр жени  на выходах усилител  4 скачкообразно измен ютс  на противоположные и на выходе элемента И-НЕ 6 устанавливаетс  потенциал логической единицы, а схема приходит в исходное состо ние.
Предложенный формирователь импульсов по положительному и отрицательному перепадам сигнала отличаетс  повышенной стабильностью длительности формированных импульсов, большей величиной максимальной длительности формируемых Импульсов и, следовательно, повышенной помехоустойчивостью и надежностью функционировани  цифровых схем, включающих данный формирователь.
Форму-лаизобрёт.ени 
Формирователь импульсов по положительному неотрицательному перепадам сигнала, содержащий инвертор, вход которого соединен с первым входом основного элемента И-НЕ, а к выходу .инвертора подключен вход интегрирующей цепи.
отличающийс  тем, что, с цель:э повыи ени  стабильности и расширени  диапазона длительности формируемых импульсов, в него введён дифференциальный усилитель с парафазным выходом и дополнительный элемент И-НЕ, первый вход которого соединен с выходом инвертора , а второй вход подключен к одному из выходов дифференциального усилител , второй выход которого соединен со входом основного элемента И-НЕ, при этом один из входов дифференциального усилител  подключен к выходу интегрирующей цепи. Источники информации,
прин тые во внимание при экспертизе
1.Авторское свидетельство СССР Mi 415782, кл. Н 03 К 5/01, 1972.
2.Ai TopcKoe свидетельство СССР 6 426314, кл. Н 03 К 5/13, 1972.
фае. 2

Claims (2)

  1. Форму-ла изобрет.ения
    Формирователь импульсов по положительному неотрицательному перепадам 55 сигнала, содержащий инвертор, вход которого соединен с первым входом основного элемента Й-НЕ, а к выходу .инвертора подключен вход интегрирующей цепи,
    5 отличающийся тем, что, с целью повышения стабильности и расширения диапазона длительности формируемых импульсов, в него введён дифференциальный усилитель с парафазным выходом и дополнительный элемент И-НЕ, первый вход которого соединен с выходом инвертора, а второй вход подключен к одному из выходов дифференциального усилителя, второй выход которого соединён со втог746891 рым входом основного элемента И-НЕ, при этом один из входов дифференциального усилителя подключен к выходу интегрирующей цепи.
    5 Источники информации, принятые во внимание при экспертизе
    1. Авторское свидетельство СССР № 415782, кл. Н 03 К 5/01, 1972.
  2. 2. Авторское свидетельство СССР
    10 № 426314, кл. Н 03 К 5/13, 1972.
    Фиг. 2
SU782565423A 1978-01-04 1978-01-04 Формирователь импульсов по положительному и отрицательному перепадам сигнала SU746891A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782565423A SU746891A1 (ru) 1978-01-04 1978-01-04 Формирователь импульсов по положительному и отрицательному перепадам сигнала

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782565423A SU746891A1 (ru) 1978-01-04 1978-01-04 Формирователь импульсов по положительному и отрицательному перепадам сигнала

Publications (1)

Publication Number Publication Date
SU746891A1 true SU746891A1 (ru) 1980-07-07

Family

ID=20742651

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782565423A SU746891A1 (ru) 1978-01-04 1978-01-04 Формирователь импульсов по положительному и отрицательному перепадам сигнала

Country Status (1)

Country Link
SU (1) SU746891A1 (ru)

Similar Documents

Publication Publication Date Title
GB1005903A (en) Improvements in electrical integrating totalizer
US2933625A (en) Multiple delay circuit
SU746891A1 (ru) Формирователь импульсов по положительному и отрицательному перепадам сигнала
US2885573A (en) Transistor delay circuit
US3407313A (en) Monostable multivibrator with an auxiliary transistor in the timing circuit for broadening the output pulses
US3530313A (en) Circuit arrangement to convert rectangular pulses
US3197656A (en) Transistor time delay circuits
US3388271A (en) Timing circuit including three active devices and two networks for respectively controlling the de-energization times of two of the devices
SU426314A1 (ru) Устройство формирования импульсов от переднего и заднего фронтов .сигнала
SU718896A1 (ru) Заторможенный мультивибратор
SU533906A1 (ru) Нуль-оран
JPS6243367B2 (ru)
SU1525878A1 (ru) Формирователь импульсов
US3370180A (en) Decimal storage apparatus employing transistor monostable multivibrator
KR100446276B1 (ko) 펄스 신호 발생기
SU864501A1 (ru) Ждущий мультивибратор
SU999145A1 (ru) Формирователь импульсов
SU855779A2 (ru) Фотореле
SU445140A1 (ru) Устройство формировани длительности импульсов
SU1034190A1 (ru) Устройство дл установки логических элементов в исходное состо ние при перерывах напр жени питани
SU428556A1 (ru) Логический элемент на переключателях тока
SU494843A1 (ru) Формирователь импульсов
SU898595A1 (ru) Автоколебательный мультивибратор
SU905994A1 (ru) Формирователь импульсов
SU688984A1 (ru) Формирователь импульсов от переднего и заднего фронтов сигнала