SU1034190A1 - Устройство дл установки логических элементов в исходное состо ние при перерывах напр жени питани - Google Patents

Устройство дл установки логических элементов в исходное состо ние при перерывах напр жени питани Download PDF

Info

Publication number
SU1034190A1
SU1034190A1 SU823410483A SU3410483A SU1034190A1 SU 1034190 A1 SU1034190 A1 SU 1034190A1 SU 823410483 A SU823410483 A SU 823410483A SU 3410483 A SU3410483 A SU 3410483A SU 1034190 A1 SU1034190 A1 SU 1034190A1
Authority
SU
USSR - Soviet Union
Prior art keywords
transistor
resistor
collector
zener diode
emitter
Prior art date
Application number
SU823410483A
Other languages
English (en)
Inventor
Александр Владимирович Ковалев
Юрий Степанович Бабенко
Владимир Николаевич Кузьменко
Original Assignee
Предприятие П/Я В-2564
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2564 filed Critical Предприятие П/Я В-2564
Priority to SU823410483A priority Critical patent/SU1034190A1/ru
Application granted granted Critical
Publication of SU1034190A1 publication Critical patent/SU1034190A1/ru

Links

Landscapes

  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

Изобретение относитс  к автоматике и вычислительной технике.
Известно устройство дл  установки логических элементов в исходное состо ние содержащее усилитель на составном транзисторе и RC-цепь, в котором ёаза первого транзистора соединена с общей шиной, эмиттер соединен с базой второго транзистора и через конденсатор - с шиной питани , а через резистор - с общей шиной питани , коллекторы транзисторов соединены с выходом устройства и через резистор - с шиной питани  С 13Устройство реализует установку . логических элементов в исходное осто ние с небольшими аппаратурныи затратами, но имеет следующие едостатки: не позвол ет определить ровень напр жени , при котором ырабатываетс  сигнал установки, ак как не имеет элемента, измер юего это напр жение, и не срабатыает при медленном изменении напр ени  питани , так как ток, протеающий в RC-цепи, не создает на е резисторе напр жени , достаточ- ного дл  открывани  одного из транзисторов .
Известно также устройство дл  становки логических элементов в исч-щное состо ни е при перерывах напр жени  питани , содержащее основной транзистор, база которого через стабилитрон и резистор подключена к первому-источнику питани  и через резистор - к ыине, коллектор транзистора через резистор подключен к второму источнику/писани , и конденсатор , одна обкладка которого соединена с общей точкой резистора и стабилитрона, а друга  - с общей ыиной, логическую схему ИЛИ-НЕ, эмиттерный повторитель, дополнительный Транзистор, стабилитрон и резистор , дополнительный резистор, при этом база дополнительного транаистора через стабилитрон подключена к первому источнику питани , а коллектор - к второму источнику питани  через дополнительный резисг тор; кроме того, коллекторы основного и додолнительного транзисторов подсоединены к входам логической схемы ИЛИ-9Ё, выход которой с входом эмиттерного повторител .
В известном устройстве при нарастании напр жени  питани  и зар да конденсатора до уровн , соответствующего напр жению пробивани , пробиваетс  второй стабилитрон и устройство вырабатывает сигнал, разрешающий работу логических схем. В дальнейшем нарастание напр жени  питани  пробивает первый стабилитрон , не вли ющий на работу устройства при нарастании напр жени  питани . При перерыве Е апр жени  питани  и его изменении пробиваетс  первый стабилитрон ( более быстродействующий , .так как он не имеет конденсатора и формирует сигнал, устанавливающий логическую схему в исходное состо ние. Дл  того, чтобы пропустить сигнал установки от двух стабилитронов на один выход, в прототипе применена диодна  схема ИЛИ 21.
Недостатком известного устройств  вл етс  его аппаратурна  избыточность , так как дл  реализации установки элементов в исходное состо ние необходимо применение второго стабилитрона и схемы ИЛИ.
Цель изобретени  - упрощение устройства, повышение его экономичности и надежности.
Указанна  цель достигаетс  тем, что в устройстве, содержащем первый транзистор, база которого через резистор, а эмиттер непосредственно соединены с общей шиной питани , база через стабилитрон и последовательно соединенный с его катодом резистор соединенас первым источником питани -, а коллектор через резитор - с вторым источником питани , второй транзистор, эмиттер которого соединен с общей шиной Питани , а коллектор через резистор - с первым источником питани , инвертирующий транзистор, .эмиттер которого соединен с общей шиной питани , коллектор соединен через резистор с вторым источником питани  и непосредственно с базой транзистора эмитерного повторител , коллектор которого соединен с вторым источником питани , а эмиттер - с выходной шиной и через резистор - с общей шиной питани , коллектор первого транзистора через резистор соединен с базой инвертируюцего транзистора, а через другой резистор - с базой второго транзистора, коллектор которого через конденсатор соединен с катодом стабилитрона.
Стабилитронпредлагаемого устройства при нарастании напр жени  питани  пробиваетс , как второй стабилитрон прототипа, при достижении уровн  зар да конденсатора, соответствующего напр жению .его пробивани , а при перерыве напр жени  питани  - как первый |быстродействующий ) стабилитрон прототипа, на которой практически не оказывает вли ни конденсатор.
Такой режим работы стабилитрона обеспечиваетс  тем, что работой конденсатора управл ет второй транзистор , который при нарастании напр жени  питани  открыт и позвол ет конденсатору зар жатьс , при перерыве напр жени  питани  закрыт
и конденсатор практически не вли ет на.Скорость срабатывани  стабилитрона , отпадает необходимость.во втором стабилитроне и схеме ИЛИ, котора  объедин ет на один выход сигналы , формируемые двум  стабилитронами прототипа.
На чертеже представлена принципиальна  схема устройства,
Устройство содержит первый 1 и второй 2 транзисторы, инвертирующий транзистор 3, конденсатор 4, резисторы 5 и 6, транзистор 7 эмиттерного повторител j стабилитрон 8, резисторы 9-14, шины 15 и 96 питани , общую шину 17 и выходную шину 18.
Устройство работает следующим образом. . .
При включении напр жений питани  Е и Е 2L напр жение, с.нимаемое с коллектора транзистора 1, открывает транзисторы 2 и 3, конденсатор 4 начинает зар жатьс  через резистор 5 и транзистор,2. Одновременно с резистора 6 нагрузки транзистора 7 эмиттерного повторител  7 снимаетс  низкий уровень напр жени , осуществл ющий установку в исходное состо ние логических устройств.
При дальнейшем увеличении напр -жени  на конденсаторе 4 стабилит- рон 8 пробиваетс , что приводит к открыванию транзистора 1 и под действием сигналов, проход щих через резисторы 9 и 10, - закрыванию транзисторов 2 и 3, а также по влению на эмиттере транзистора 7 высокого уровн  Напр жени , разрешающего работу логических устройств, и перезар дке конденсатора 4, причем обкладка конденсатора 4, соединенна  с коллектором транзистора 2,
зар жаетс  до Е, а обкладка, соединенна  с катодом стабилитрона 8, до напр жени  пробивани , меньшего Е .
5 При выключении питающих напр жений Е.} и Е2 напр жение е цепи стабилитрона 8 уменьшаетс , причем на . скорость изменени  напр жени  конденсатор . 4 практически не оказываto ет-вли ни , так KaiK резистор 5 вы-, бираетс  на пор док меньпгам рёзис . тора 111 и ток разр да конденсатора через цепь с сопротивлением, равным сумме сопротивлений резистора 11,
5 прюбитого стабилитрона 8, открытого транзистора 1 и внутреннего сопротивлени  источника питани  , практически не вли ет на ток стабилитрона , определ емый сумадй сопротивлений резистора 5, пробитого
0 стабилитрона 8, открытого транзистора 1 и внутреннего сопротивлени  источника питани  Е|, Когда трант зистор. 1 начинает закрыватьс  а
5 транзисторы 2 и 3 - открыватьс , напр жение конденсатора 4 оказываетс  приложенным так, что оно способствует закрытию транзистора 1, а следовательно , открытию транзисторов : 2 и 3, при этом на эмиттере транзис0 , тора 7 по вл етс  низкое напр жение , устанавливающее логические -устрой- . ства в исходное состо ние. Резисторы 12-14 служат дл  обеспечени  , ре ммов работы транзисторов 1,2,3
5 и 7 по посто нному току, . й обгзетение SHFofiHo о лйчаетс  от известных.устройств тем, что позвол ет реализовать установку логических элементов в исходное состо 0 , нив при перерывах напр жени  питани  :при сокращении аппаратурньах затрат.

Claims (1)

  1. УСТРОЙСТВО ДЛЯ УСТАНОВКИ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ В ИСХОДНОЕ СОСТОЯНИЕ ПРИ ПЕРЕРЫВАХ НАПРЯЖЕНИЯ ПИТАНИЯ, содержащее первый транзистор, база которого через резистор, а эмиттер непосредственно соединены с общей шиной питания, база через стабилитрон и последовательно соединенный с его катодом резистор соединена с первым источником питания, а коллектор через резистор - с вто рым источником питания, второй транзистор, эмиттер которого соединен с общей шиной питания, а коллектор через резистор - с первым источником питания, инвертирующий транзистор, эмиттер которого соединен с общей шиной питания, коллектор через резистор - с вторым источником питания, и непосредственно с базой транзистора эмиттерного повторителя, коллектор которого соединен с вторым источником питания^ а эмиттер - с выходной шиной и через резистор с общей шиной питания, о т л и ч ающе е с я тем, что, с целью упрощения устройства и повышения его надежности, в нем коллектор первого транзистора через резистор соединен с базой инвертирующего транзистора, а через другой резистор =* с базой второго транзистора, коллектор которого через конденса тор соединен с катодом стабилитрона. £
SU823410483A 1982-03-22 1982-03-22 Устройство дл установки логических элементов в исходное состо ние при перерывах напр жени питани SU1034190A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823410483A SU1034190A1 (ru) 1982-03-22 1982-03-22 Устройство дл установки логических элементов в исходное состо ние при перерывах напр жени питани

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823410483A SU1034190A1 (ru) 1982-03-22 1982-03-22 Устройство дл установки логических элементов в исходное состо ние при перерывах напр жени питани

Publications (1)

Publication Number Publication Date
SU1034190A1 true SU1034190A1 (ru) 1983-08-07

Family

ID=21002228

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823410483A SU1034190A1 (ru) 1982-03-22 1982-03-22 Устройство дл установки логических элементов в исходное состо ние при перерывах напр жени питани

Country Status (1)

Country Link
SU (1) SU1034190A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР 718923, кл. И 03 К 17/28, 1979. 2. Авторское свидетельство СССР 45Q364, кл. Н 03 К 19/08, 1975 прототип). *

Similar Documents

Publication Publication Date Title
US4473759A (en) Power sensing circuit and method
US4716322A (en) Power-up control circuit including a comparator, Schmitt trigger, and latch
EP0047128A2 (en) An output buffer circuit
US4866301A (en) Controlled slew peak detector
US4023122A (en) Signal generating circuit
US4728822A (en) Data processing system with improved output function
MY106617A (en) Cmos driver circuit.
EP0372087A1 (en) Driver circuit
US4010385A (en) Multiplexing circuitry for time sharing a common conductor
US4307306A (en) IC Clamping circuit
KR870007512A (ko) 어드레스 신호변화를 검출하는 회로를 지닌 반도체 집적회로
US5210449A (en) Edge triggered tri-state output buffer
SU1034190A1 (ru) Устройство дл установки логических элементов в исходное состо ние при перерывах напр жени питани
US3427474A (en) Transient overdrive for diode-transistor-logic circuits
US4518872A (en) MOS Transition detector for plural signal lines using non-overlapping complementary interrogation pulses
US5140195A (en) Level converting circuit with a bypass transistor
US3934157A (en) TTL circuit
KR900003901A (ko) 프로그램 가능한 반도체 메모리 회로
SU809569A1 (ru) Формирователь тактовых сигналов
US4620119A (en) Dual-mode timer circuit
SU1552357A1 (ru) Ждущий мультивибратор
GB1250801A (ru)
SU1187254A1 (ru) Устройство задержки
JPS5468146A (en) Logic circuit
US4015141A (en) Apparatus for comparing voltages