SU1187254A1

SU1187254A1 - Устройство задержки

Info

Publication number: SU1187254A1
Application number: SU843683756A
Authority: SU
Inventors: Василий Данилович Сустриков
Priority date: 1984-01-02
Filing date: 1984-01-02
Publication date: 1985-10-23

Abstract

1. УСТРОЙСТВО ЗАДЕРЖКИ, содержащее входной инвертор, выход- f о ной триггер, цепь из последователь но соединенных конденсатора, резис тора и диода, подключенную параллельно выходу входного инвертора,, при этом один нз выводов конденсат ра подключен к общей шине, а другой - к входу выходного триггера, отличающеес тем, что, целью расширени функциональных во можностей и повышени помехоустойчивости , в него введен элемент И-Н выход которого подключен к другому входу выходного триггера, а входы подключены соответственно к выходу i входного инвертора и второьгу вывод конденсатора. (Л

Description

2.Устройство по П.1, о.т л и чающеес тем, что к положительной клемме источника питани подключен дополнительный резистор, второй вьгвод которого подключен к точке соединени резистора и диода цепи.

3.Устройство по пп. 1 и 2, о тличающеес тем, что парал1187254

лельно резистору цепи подключен второй диод, при этом его катод подключен к конденсатору.

4. Устройство по П.1, отличающеес тем, что к выходу выходного триггера подключен вход элемента И, второй вход которого подключен к входу входного инвертора.

Изобретение относитс к. электронике и может быть использовано в системах автоматического управлени аппаратурой, использующей бесконтактные логические элементы и предназначенной дл управлени технологическими процессами.

Целью изобретени вл етс расширение функциональных возможностей за счет формировани сигналов на дополнительных выходах устройства и повышение его помехоустойчивости.

1. .

На фиг. 1 представлена принципиальна электрическа схема устройства задержкиi на фиг. 2 - временные диаграммы изменени напр жений (U) на входе и выходах в зависимости от времени (t).

Устройство задержки содержит входной инвертор 1, выходом подключенный к катоду диода 2, анод которого через резистор 3. подключен к конденсатору 4, к входу логического элемента И-НЕ 5 и входу RS-триггера 6, собранного на двух элементах И-НЕ 7 и 8, дополнптельньй резистор 9, подключенньй одним выводом к положительной клемме источника питани , а втормм вьшодом - к точке соединени катода диода 2 с резистором 3, второй диод 10, подключенный параллельно резистору 3, при этом второй диод 10 анодом подключен к аноду диода 2, а катодом - к конденсатору 4, элемент И 11, подключенный одним входом к входу 12 входного инвертора 1, вл ющемус входом устройства, а другим - к выходу RS-триггера 6, который вл етс первым выходом 13 устройства .

Второй вывод конденсатора 4 подключен к общей шине питани . Второй вход элемента И-НЕ 5 подключен к выходу входного инвертора 1. Выход

элемента И-НЕ 5 вл етс вторым выходом 14 устройства задержки и подключен к второму входу RS-триггера 6, выход элемента И 11 вл етс третьим выходом 15 устройства задержки.

Устройство работает следующим образом .

Если при включении задержки сигнал на выходе инвертора 1 соответствует нулю, то тогда через входы

элементов И-НЕ 5 и 7 и через диод 2 и резистор 3 конденсатор 4 зар жаетс до величины выходного напр жени инвертора 1, соответствующего логической единице. Врем зар да конденсатора 4 определ етс входными сопротивлени ми элементов И-НЕ 5 и 7, током утечки диода 2 и величиной емкости конденсатора 4. По истечении времени зар да конденсатора 4 на

выходе RS-триггера и элемента И-НЕ 5 формируютс сигналы логического нул . Цри по влении сигнала логической единицы на входе инвертора 1, на его выходе формируетс сигнал логического нул . Конденсатор 4 разр жаетс через резистор 3, диод 2 и выход инвертора 1, а также через входы элементов И-НЕ 5 и 7. С по влением сигнала логического нул на выходе инвертора 1 на выходе элемента И-НЕ 5 практически без задержки формируетс сигнал логической единицы. На выходе RS-триггера 6 сигнал логической единицы формируетс с задержкой , определ емой временем разр да

конденсатора 4 с уровн выходного 3 напр жени (практически равного напр жению питани ) инвертора 1, соот ветствующего уровню логической единицы , до уровн напр жени , соответствующего уровню логического нул элемента И-НЕ 7. Таким образом, устройство формир ет на выходе 13 сигнал с задержкой на по вление и исчезновение входного сигнала, а на втором выходе 14 только с задержкой на исчезновение сигнала логической единицы. При этом конденсатор 4 в устройстве раз р жаетс до напр жени , равного падению напр жени на входном транзисторе логического элемента И-НЕ 5 т.е. конденсатор в данном случае за р жаетс практически от нул до напр жени питани , что не обеспечи ваетс в известном устройстве при тех же временных задержках, посколь ку в нем одновременно с разр дов конденсатора идет его подзар д через вход инвертора. На третьем выходе 15 устройство формирует сигнал с задержкой на по вление сигнала логической единицы .

Вход ilZ)

Bbnodds)

Втд{14) 544 Это обеспечиваетс тем, что сигнал логического нул , поступающий на вход устройства задержки и на вход элемента И 11, устанавливает на выходе 15 устройства состо ние логического нул практически без задержки, а сигнал логической едини цы, поступающий на вход устройства задержки и на вход злемента И 11, не приводит к переключению элемента И 11, пока на его второй вход с RS-триггера не поступит сигнал логической единицы. Инвертор 1 подключаетс в устройство дл того, чтобы не измен ть логические уровни входного тока устройства. Подключение резистора 9 позвол ет ускорить процесс зар да конденсатора 4, в случае необходимости дополнительной регулировки. С целью ускоренного зар да конденсатора 4, параллельно резистору 3 включен второй диод 10. При этом в отличие от известного устройства зар дный ток конденсатора 4 не протекает через вход входного инвертора 1, что исключает его вли ние на процесс формировани задержки , и не перегружает его импульсным током.

Claims

1. УСТРОЙСТВО ЗАДЕРЖКИ,’ содержащее входной инвертор, выход- ной триггер, цепь из последователь! но соединенных конденсатора, резне! тора и диода, подключенную параллельно выходу входного инвертора,, при этом один из выводов конденсат! ра подключен к общей шине, а другой - к входу выходного триггера, отличающееся тем, что, целью расширения функциональных во: можностей и повышения помехоустойчивости, в него введен элемент И-Н! выход которого подключен к другому входу выходного триггера, а входы подключены соответственно невыходу входного инвертора и второму вывод: конденсатора.

2. Устройство по п.1, о.т л и чающееся тем, что к положительной клемме источника питания подключен дополнительный резистор, второй вывод которого подключен к точке соединения резистора и диода цепи.

3. Устройство по пп. 1 и 2, о тличающееся тем, что парал лельно резистору цепи подключен второй диод, при этом его катод подключен к конденсатору.

4. Устройство по п.1, отличающееся тем, что к выходу выходного триггера подключен вход элемента И, второй вход которого подключен к входу входного инвертора.