SU1338047A1

SU1338047A1 - Устройство дл установки логических элементов в исходное состо ние

Info

Publication number: SU1338047A1
Application number: SU864020906A
Authority: SU
Inventors: Евгений Борисович Галкин; Анатолий Васильевич Игнатьев
Original assignee: Предприятие П/Я Р-6143
Priority date: 1986-02-12
Filing date: 1986-02-12
Publication date: 1987-09-15

Abstract

Изобретение относитс к цифровой электронной технике и может быть использовано дл установки логических элементов с пам тью в исходное состо ние при. включении питани , а также при снижении напр жени питани ниже заданного значени . Целью изобретени вл етс повышение достовер и„ ;, П,С П У. о 2L ности функционировани и расширение области применени . Дл достижени поставленной цели в устройство дополнительно введены два компаратора 6 и 7 и соответствующие функциональные св зи. Кроме того, устройство содержит стабилитрон 1 и первый резис- . тор 2 порогового элемента, резистор 3, конденсатор 4 последовательной врем задающей КС-цепи, диод 5 разр дной цепи-, схему 8 совпадени , выходную шину 9, резисторы 10, 12 и 13 и диод 11. Устройство позвол ет сформировать импульс установки логических элементов с высокой крутизной переднего и заднего фронтов. Выход первого компаратора может быть использован дл задержки включени тактового генератора логических схем до момента установки напр жени питани , при .котором обеспечиваетс их нормальна работа. 2 ил. ел ,С . 1 со 00 00 о 4 NZH

Description

1133

Изобретение относитс к цифровой электронной технике и может быть использовано дл установки логических

элементов с пам тью в исходное сое-

то ние при включении питани , а также

при снижении напр жени питани ниже заданного значени .

Цель изобретени - повьшение достоверности функционировани и расши- рение области применени .

На фиг. 1 приведена принципиальна схема предлагаемого устройства; на фиг. 2 - диаграммы формировани ш-шульса установки.

Устройство дл установки логических элементов в исходное состо ние содержит стабилитрон 1 и первьд резистор 2 порогового элемента, резистор 3 и конденсатор 4 последователь- ной врем задающей КС-цепи, диод 5 разр дной цепи, первый 6, второй 7 компараторы, схему 8 совпадени , выходную шину 9, второй резистор 10, диод 11, третий 12 и четвертьп 13 резисторы делител напр жени .

Катод стабилитрона 1 и резисторы 1Q и 12 одним своим выводом подключены к положительному выводу источника питани . Анод стабилитрона 1 сое- динен с неинвертирующим входом компаратора 6 и через резистор 2-е общей шиной. Второй вывод резистора 10 соединен с инвертирующим входом компаратора 6 и через диод 11 в пр мом включении - с общей шиной. Выходы компараторов 6 и 7 через схему 8 совпадени подключены к выходной шине 9 Выход компаратора 6, кроме того, подключен через последовательную врем - задающую RC-цепь (резистор 3, конденсатор 4) к общей шине и через диод 5 в обратном включении - к инвертирующему входу компаратора 7 и средней точке КС-цепи. Неинвертирующий вход компаратора 7 соединен через резистор 13 с положительным выводом источника питани , а через резистор 12 - с общей шиной.

Устройство работает следующим об- разом.

При возрастании напр жени питани от нул до номинального значени (см. фиг. 2а) стабилитрон 1 закрыт до момента, когда напр жение питани превысит значение, достаточное дл его пробо (Uj) и дл нормальной работы логических схем. До этого момента напр жение на инвертирующем входе

первого компаратора 6 вьппе, чем на его неинвертирующем входе, и определ етс падением напр жени на диоде 11 за счет протекани тока, ограничиваемого резистором 10. При этом на выходе компаратора 6 и выходной шине 9 устройства напр жение отсутствует. На неинвертирующем входе второго компаратора 7 напр жение выше, чем на его инвертирующем входе, и определ етс коэффициентом делени напр жени на третьем 12 и четвертом 13 резисторах делител напр жени . На выходе компаратора 7 напр жение равно напр жению питани (см. фиг. 2г). Сигналы на входах схемы 8 совпадени не совпадают . После пробо стабилитрона 1 (в момент времени t, , см. фиг. 2) напр жение на неинвертирующем входе компаратора 6 возрастает, вызьша переключение компаратора, что приводит к быстрому формированию на его выходе напр жени , равного напр жению питани . По вление напр жени на вы- ходе компаратора 6 вызывает совпадение сигналов на входах схемы 8 совпадени и на выходной шине 9 формируетс перепад напр жени импульса установки с крутым передним фронтом (см. фиг. 2д). Кроме того, напр жением с выхода первого компаратора 6 начинаетс зар д конденсатора 4 через резистор 3 (см. фиг. 2в). В процессе зар да конденсатора 4 наступает момент (tj , см. фиг. 2), когда напр жени на входах второго компаратора 7 совпадают, в этот момент компаратор 7 переключаетс и напр жение на его выходе быстро падает до нул (см. фиг. 2г). Падение напр жени на выходе компаратора 7 вызывает несовпадение сигналов на входах схемы 8 совпадени , что приводит к окончанию формировани импульса установки и обес- печивает его крутой спад (см.фиг.2д) При этом параметры сформированного импульса определ ютс посто нной времени RC-цепи и быстродействием компараторов . При исчезновении напр жени питани или ухода его за порог срабатьшани стабилитрона 1 первый компаратор 6 выключаетс . Конденсатор 4 быстро разр жаетс через диод 5 разр дной цепи. Схема возвращаетс в исходное состо ние, и при повторном возрастании напр жени питани вновь формируетс пр моугольный импульс установки.

Таким образом, устройство позвол ет сформировать импульс установки логических элементов с высокой крутизной переднего и заднего его фронтов (устранено вли ние тока утечки стабилитрона в предпробойной области и скорости нарастани напр жени питани на форму и длительность переднего фронта, а также вли ние параметров КС-цепи на форму и длительность заднего фронта). В результате формируемый импульс обеспечивает четкую и бесперебойную установку в исходное состо ние логических элементов с повышенными требовани ми к крутизне фронтов импульса установки. Это приводит к повышению надежности работы устройств, собранных на логических элементах.

Кроме того, выход первого компаратора может быть использован дл задержки включени тактового генератора логических схем до момента установки напр жени питани , при котором обеспечиваетс их нормальна работа .

Claims

Формула изобретени

Устройство дл установки логических элементов в исходное состо ние, содержащее пороговый элемент на стабилитроне и резисторе, которые соедиg 0

5

0

5

0

нены.последовательно, последовательную врем задающую КС-цепь и цепь быст рого разр да конденсатора, котора соединена с. одним его выводом, отличающеес тем, что, с целью повышени достоверности функционировани и расширени области применени , в него введены два компаратора , выходы которых соединены через схему совпадени с выходной шиной устройства, катод стабилитрона порогового элемента подключен к положительному выводу источника питани , анод его соединен с неинвертируюпщм входом первого компаратора, свободный вывод первого резистора - с общей шиной, инвертирующий вход первого компаратора через второй резистор подключен к пoлoжитeльнo ry выводу источника питани и через диод в пр мом включении - к общей шине, цепь разр да конденсатора выполнена на диоде, анод которого подключен к средней точке КС-цепи и к инвертирующему входу второго компаратора, а катод - к другому выводу резистора RC-цепи и к выходу первого компаратора, второй вывод конденсатора соединен с общей шиной, неинвертирующий вход второго компаратора соединен через третий резистор с общей шиной, а через четвертый резистор - с положительным выводом источника питани .

Unun

II

-1-1

ВНИИПИ Заказ 4144/55

11р(1изв.-полигр. пр-тие, г. Ужгород, ул. Проектна , 4

Тираж 901 Подписное