SU782134A1 - Ждущий мультивибратор - Google Patents

Description

(54) ЖДУЩИЙ МУЛЬТИВИБРАТОР

1

,Изобретение относитс  к импулЬсноП технике и может быть использовано в радиотехнических устройствах и системах автоматики.

В насто щее врем  известно большое количество различных ждущих уст ,ройств формировани  импульсов, выполненных на транзисторной элементной базе, к которым относ тс  ждущие мультивибраторы, одновибраторы, ждудае блОКИнг-генераторы и т.д.

В то же врем  различных ждущих устройств формировани  импульсов, подстроенных на интегральных микросхемах (ИМС), дл  решени  многообразных технических задач имеетс  сравнительно Небольшое количество, что характерно дл  начального периода освоени  новой элементной базы. Каждое новое поколение элеМе нтной базы, по сравнению с предыдущим, имеет более высокие технические характеристики и обладает только им присущими новыми специфическими свойствами. Поэтому дл  построени  ждущих релаксаторов на НМС требуютс  новые технические решени .

Известен ждуищй мультивибратор, выполненный на двух логических элементах НЕ-И, который имеет большую стабильность длительности выходного сигнала по сравнению с классической схемой мультивибратора f . В отличие от классической схемы в предложенном мультивибраторе врем зада ща   чейка состоит из конденсатора, включенного между выходом мультивибратора и вторым входом входного логического элемента, а также из последовательно соединенных полупроводникового диода и резистора, которые включены между выходом и вторым входом этого элемента (анод полупроводникового диода подключен ко входу). Указанное включение врем задающей  чейки дает возможность производить возврат мультивибратора в исходное состо ние на линейной части экспонента, в то врем  как в классической схеме возврат происходит на пологом участке эксйокгенциально измен ющегос  напр жени , снимаемого с врем задающей  чейки. Этот ждущий мультивибратор имеет высокую стабильность длительности выходного сигнала в случае , когда период запускающих импульсов значительно больше длительности формируемого выходного импульса. Однако, если на вход ждущего мультивибр-атора поступают запускающие импульсы, период которых меньше длительности формируемого сигнала, то часть из них будет совпадать по времени с процессом восстановлени  устройства , поэтому конденсатор врем эадающей цепи не успевает разр жать с  до нул . В этом случае на выходе устройства формируетс  укороченный по длительности импульс или вообще его не будет, так как схема генератора может не сработать. Известен ждущий мультивибратор, содержащий два логических элемента И-НЕ, RS-триггер и врем задающую .RC-цепь 23 . Данный мультивибратор имеет недостаточную стабильность длительности выходных импульсов. Когда на вход устройства поступают запускакидие импульсы с периодом повторени  меньше длительности его выходного сигнгша, то часть импульсов будет по времени совпадать с процессом его восстановлени , в течение которого отсутствует защита устройства. Цель изобретени  - стабилизгщи  длительности выходных импульсов и ра ширение функциональных возможностей мультивибратора. Указанна .цель достигаетс  тем, что в ждущий мультивибратор, содержащий два логических элемента И-НЕ, RS-триггер и врем Зс1дающую RC-цепь, включенную между входом первого логи ческого элемента И-НЕ, второй вход которого подключен к входной шине и выходом второго логического элемента НЕ-ИЛИ, S-вход RS-триггера соединен с входной шиной, а R-вход соединен с выходом первого логического элемен та И-НЕ, введены интегрирующа  RCцепь и Диод, причем выход RS-триггер подключен к одной общей точке параллельно включенных диода и резистора интегрирующей RC-цепи, втора  обща  точка которых подключена ко входу вт рого логического элемента И-НЕ и к одной обкладке конденсатора интегрирующей RC-цепи, втора  обкладка кото рого соединена с общей щиной. На чертеже представлена принципи альна  электрическа  схема устройст ва. Устройство содержит два логических элемента И-НЕ 1 и 2, триггер 3, врем задающую RC-цепь, состо щую из конденсатора 4 и резистора 5. Кроме того, устройство включает в себ  ин тегрирук цую цепь, в которую входит резистор 6 и конденсатор 7 и диодны элемент 8 разр да. Входом устройства  вл етс  один из входов логического элемента 1, с диненный с входом установки триггер 3 в единичное состо ние, вход устан ки триггера 3 в нулевое состо ние п ключен к выходу логического элемент , Другой вход логического элемента соединен через конденсатор 4 врем адающей цепи с выходом второго логиеского элемента 2,  вл ющегос  выхоом устройства, который также св зан одним из выводов резистора 5 врем задающей цепи, а второй вывод егЪ соединен с общей шиной устройства. Выход триггера 3 подключен к одному выводу резистора б интегрирующей цепи, второй вывод которого св зан с входом логического элемента 2 и с одним из выводов конденсатора 7 интегрирующей цепи, второй вывод конденсатора 7 соединен с общей шиной устройства. Диодный элемент 8 разр да подключен параллельно резистору 6. Ждущий мультивибратор работает следующим образом. В исходном состо нии на входах логического элемента 1 поддерживаютс  потенциалы, соответствующие уровню логической единицы. На выходе логического элемента 1 устанавливаетс  О. Триггер 3.устанавливаетс  в нулевое состо ние, соответственно на входе логического элемента И-НЕ 2 присутствует запрещающий потенциал О, что исключает срабатывание ждущего мультивибратора от высокочастотных помех, амплитуда которых не достигает порогового уровн  логических элементов. Так как триггер 3 переключаетс  в нулевое состо ние, то конденсатор 7 разр жен через пр мое сопротивление диодного элемента 8 и открытое плечо триггера 3 потенциал которого равен нулю. На выходе логического элемента 2 будет высокий потенциал, соответствующий уровню логической 1. Кон- денсатор 4 врем задающей ЯС-цепи зар жен через выход логического элемёнта 2 и резистор 5. Поступающий на вход ждущего мультивибратора запускающий импульс отрицательной пол рности (логический .О) воздействует одновременно на логический элемент 1 и на триггер 3. На выходе логического элемента 1 на врем  длительности запускающего импульса устанавливаетс  логическа  1. Триггер 3 переключаетс  в единичное состо ние, в результате на обоих входах логических элементов, 2 присутствует разрешающий потенциал (логическа  1) и начинаетс  быстрый процесс зар да конденсатора 7 интегрирующей цепи через закрытое плечо триггера 3 и сопротивление резистора . Так как конденсатор 7 не может зар дитьс  мгновенно, а врем  зар да его пропорционально величине емкости конденсатора 7 и сопротивлению резистора 6, то установление логической 1 на входах логического элемента 2 происходит с некоторой задержкой , равной по величине посто нной йремени. зар да интегрирующей цепи

Таким образом, после зар да конденсатора 4 врем задакдтдей цепи, даетд  ещ дополнительное врем  на окончание переходных процессов в схеме устройс ва, которое определ етс  величиной посто нной времени зар да интегрирующей цепи. Когда положительный потенциал на входе логического элемента 2 .достигает порогового значений, тогда элемент открываетс  и на его :выходе устанавливаетс  нулевой потенциал Зар женный в исходном состо нии конденсатор 4 врем задающей цепи начинает разр жатьс  через резийтор 5 и открытый элемент 2. За врем  разр да конденсатора 4 производитс  формирование длительности выходного импульса ждущего мультивибратора и на это врем  на входе логического элемента 1, св занного с врем задающей  чейкой, поддерживаетс  отрицательный потенциал. По мере разр да конденсатора 4 разр дный ток, протекающий через резистор 5, начинает уменьшатьс , а потенциал резистора 5 повышаетс  за счет вытекающего тока из элемента 1. По мере возрастани  положительного потенциаша на резисторе 5, т.е. на входе логического элемента 1 и когда он достигает порогового значени , ждущий мультивибратор скачком возвращаетс  в исходное состо ние . На выходе логического элемента 1 устанавливаетс  О, триггер 3 перебрасываетс  в нулевое состо ние..

Однако нулевое состо ние с выхода триггера 3 передаетс  на вход логического элемента 2 с небольшой задержкой пор дка 3-5 дес тых микросекунды , равной величине разр да посто нной времени интегрирующей цепи, так как конденсатор 7 был зар жен ранее положительным потенциалом от. источника питани  микросхем. Разр д конденсатора 7 производитс  через пр мое сЬпротивление диодного элемента 8 и открытое плечо триггера 3, так как величина сопротивлени  резистора 6 на много больше, чем пр мое сопротивление диодного элемента 8. Следовательно, после разр да конденсатора 4 врем задак цей цепи, даетс  еще дополнительное врем  на окончание переходных процессов в схеме устройства, которое определ етс  величиной посто нной времени разр да интегрирующей цепи. По мере разр да конденсатора 7 потенциал резистора 6 на входе логического элемента 2 понижаетс , когда он достигает порогрвого значени , тогда логический эле .мент 2 измен ет свое состо ние на ; выходе скачком с О на 1. Снова начинаетс  процесс зар да конденсатора 4 через логический элемент 2 и резистор 5. Так осуществл етс  генераци  пр моугольных импульсов ждущим мультивибратором. При установке запрещающего потенциала О на входе

логического элемента 2, этим исключаетс  .запуск  щущего мультивибратора от высокочастотных помех, амплитуда которых не достигает порогового уровн  логических элементов. Помехоустойчивость  одущего мультивибратора определ етс  помехоустойчивостью триггера 3, поэтому замена триггера, выполненного на логических элементах И-НЕ, на триггер RCтипа , имеющего более высокие уровни

O срабатывани , позвол ет увеличить помехоустойчивость устройства в целом .

В течение времени разр да врем задакадей КС-цепи формируетс  дли5 тельность выходного импульса, на это врем  на вход логического элемента 1 подаетс  отрицательный потенциал. Поэтому приход щие запускающие импульсы отрицательной пол рности, ког0 да их период меньше длительности выходного сигнала, то определенное из которых совпадает по времени с процессом формировани  выходного импульса , не могут нарушить работу ждущего мультивибратора.

5

Формирование паузы между импульсами и переднего фронта выходного сип .нала производитс  с задержкой, равной посто нной времени зар да интегрирующей цепи, что необходимо дл  полного

0 установлени  переходных процессов, св занных с зар дом врем задающей цепи, формирование заднего фронта выходного сигнала; и начала паузы производитс  с задержкой, равной пос

5 то нной времени разр да интегрирующей цепи дл  того, чтобы закончилс  переходный процесс в схеме устройствасв занный с разр дом врем задающей цепи. При поступлении на вход ждуще0 го мультивибратора запускающих импульсов с периодом следовани  меньшим, чем длительность выходного сигнала, часть из этих импульсов совпадает по времени с процессом формировани  переднего и заднего фронтов .выходного

5 импульса. Так как зар д и разр д врем задакицего конденсатора производитс  rio времени больше на величину посто нных времени зар да и разр да интёг{эирующей цепи до полного окончани 

0 переходного процесса в схеме устройства , поэтом исключаетс  подзар д хронирующего конденсатора 4 запускгиощими импульсами, потому что области зон переходных процессов при фор5 мировании выходного импульса защищены . Таким образом, на выходе ждущего мультивибратора формируютс  стабильные по длительности импульсы, длительность которых не зависит от потока запускающих импульсов. Дли0 тельность выходных импульсов кодущего мультивибратора определ етс  не только параметрами посто нной времени врем задающей цепи, а также и ве- личиной посто нных времени зар да и

5

разр да интегрирующей цепи. Следовательно , врем  переходного процесса в предлагаемом устройстве входит в длительность формируемых импульсов, в отличие от классических схем, благодар  этому представл етс  возможность в 2 раза сократить врем  восстановлени  устройства вцёлЪм. Так как цепи зар да и разр да интегрирующей цепи различны, то измен   величину сопротивлени  резистора б можно измен ть интервал паузы между выходными импульсами, когда на вход устройства поступает поток импульсов от нескольких источников.

Claims (2)

1. Формула изобретени 

   Ждущий мультивибратор, содержащий два логических элемента И-HE RS-триггер и врем задающую RC-цепь, рключенную между входом первого логического элемента И-НЕ, второй вход которого подключен к входной шине и

   8

   выходом второго логического элемента НЕ-ИЛИ, S-вход аз-триггера соединен с входной шиной, а R-вход соединен с выходом первого логического элемента И-НЕ, отличающийс  тем, что, с целью стабилизации длительности выходных импульсов и рАсширени  функциональных возможностей, в него введены интегрирующа  RC-цепь и диод,причем выход RS-триггера подключен к одной общей точке параллельно включенных диода и резистора интегрирующей RС-цепи, втора  обща  точка которых подключена ко входу второго логического элемента И-НЕ, и к одной об.кладке конденсатора интегрирующей RC-цепи, втора  обкладка которого соединена с общей шиной.

   Источники информации, прин тые во внимание при экспертизе 0 1- Авторское свидетельство СССР 465717, кл. И 03 К 1/00, 14.07.72.
2. 2. Патент Японии 51-15606 98(5), с.111. 10.05.72.

   U

   V BujoS