SU839021A1 - Формирователь пр моугольных импуль-COB - Google Patents

Формирователь пр моугольных импуль-COB Download PDF

Info

Publication number
SU839021A1
SU839021A1 SU792820425A SU2820425A SU839021A1 SU 839021 A1 SU839021 A1 SU 839021A1 SU 792820425 A SU792820425 A SU 792820425A SU 2820425 A SU2820425 A SU 2820425A SU 839021 A1 SU839021 A1 SU 839021A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
delay line
logic element
duration
Prior art date
Application number
SU792820425A
Other languages
English (en)
Inventor
Алексей Егорович Марютин
Борис Сергеевич Демченко
Original Assignee
Краснодарский Ордена Трудового Красногознамени Завод Электроизмерительных Приборов
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Краснодарский Ордена Трудового Красногознамени Завод Электроизмерительных Приборов filed Critical Краснодарский Ордена Трудового Красногознамени Завод Электроизмерительных Приборов
Priority to SU792820425A priority Critical patent/SU839021A1/ru
Application granted granted Critical
Publication of SU839021A1 publication Critical patent/SU839021A1/ru

Links

Landscapes

  • Electronic Switches (AREA)

Description

Формирователь относитс  к импульс ной технике и предназначен дл  использовани  в ргщиотехнических устройствах различного назначени , пред  вл кнцих повышенные требовани  к стабильности амплитуды и длительности выходных импульсов, например, в вычислительной технике. Известен.формирователь пр моугол ных импульсов, содержащий два двухвходовых логических элемента 2И-НЕ с эапусковой RС-цепью на одном из входов первого логического элемента другой BxojEi которого соединен с. выходом второго логического элемента , а выход - через два последовательно соединенных резистора с объе диненным входом второго логического элемента, и. линию задержки, вход которой подключен к общей точке соединени  резисторов, а выход соединен с общей шиной. Применение обратной св зи с выхо да второго логического элемента на один из входов первого логического элемента позвол ет уменьшить вли ние длительности запускающего импульса на стабильность длительности выходного импульса, что существенно отли чает указанный формирователь от друих подобных устройств fl.. Однако испол113ование дл  формировани  длительности импульсов короткозамкнутой линии задержки значительно ограничивает применение данных формирователей. Данное устройство не обеспечивает надежного формировани  выходных импульсов стабильной длительности и амплитуды. Известен также формирователь, содержащий два двухвходовых логических элемента 2И-НЕ, врем задающую RC-цепь и диод, включенные по схеме заторможенного ждущего мультивибратора С. Однако данный формирователь характеризуетс  недостаточной стабильностью длительности выходных импульсов. Цель изобретени  - стабилизаци  длительности выходных импульсов. Указанна  цель достигаетс  тем, что в формирователь пр моугольных импульсов, содержащий два двухвходовых логических элемента 2И-НЕ,- врем задакадую RC-цепь и диод, вкл1оченные по схеме заторможенного мультивибратора , введены эмиттерный повторитель , лини  задержки, причем вход эмиттерного повторител  подключен к выходу второго логического элемента 2И-НЕ, а выход - к входу линии задержки, выход которой подключен к свободному входу второго элемента 2И-НЕ.
На фиг. 1 представлена принципиальна  электрическа  схема устройства; на фиг. 2 - временные диаграммы, по сн ющие его работу.
Формирователь содержит логические элементы 2И-НЕ 1 и 2, врем задающую RC-цепь, состо щую из резистора 3 и конденсатора 4, диод 5, эмиттерный повторитель на транзисторе 6 и резисторе 7, линию 8 задержки, диоды 9 и 10, резисторы 11 и 12, клеммы 13-16.
Формирователь работает следующим образом.
В исходном положении на обоих входах элемента 2И-НЕ 1 высокие уровни напр жени , соответствующие уровню логической единицы, а на его выходе - Уровень логического нул . Конденсатор 4 разр жен. Первый вход второго логического элемента 2И-НЕ 2 через резистор 3 соединен с общей шиной питани . Логический элемент 2И-НЕ 2 закрыт. Уровень напр жени  на его выходе стабилизирован (с помощью делител , состо щего из резис.тора 11 , диода 9 и резистора 12, а также диода 10), равен напр жению источника и не зависит от уровн  логической единицы, кото- . рый может принимать значени  от 2,4 до 4,5 В, что достигаетс  благодар  наличию дополнительного источника питани  (клемма 13)и делител .
Через транзистор 6, резистор 7 и линию задержки 8 высокий уровень напр жени  устанавливаетс  на втором входе логического элемента 2И-НЕ 2. При этом благодар  стабилизации напр жени  в точке подключени  выхода элемента 2И-НЕ 2 Сбазой транзистора б и его установлению, разным напр жению источника (клемма 14), уровень напр жени  на входе элемента 2И-НЕ 2, с учетом падени  напр жени  на транзисторе 6 (в пределах О,SB) и линии 8 задержки (до 0,5в) выше порогового значени  логической единицы.
При поступлении на вход формировател  кратковременного импульса низкого уровн  (фиг. 2а) элемент 2И-НЕ 1 переключаетс  и на его выоде скачкообразно по вл етс  высоий уровень напр жени  (фиг. 26), онденсатор 4 зар жаетс  (фиг. 2в) на первом входе второго логичесого элемента 2И-НЕ 2 устанавливатс  высокий уровень напр жени . огический элемент 2И-НЕ 2 переклюаетс  (открываетс ) и на его выоде формируетс  низкий уровень .нап жени  Лфиг. 2г), который через
линию обратной св зи передаетс  на вход элемента 2И-НЕ 1 и поддерживает процесс зар дки конденсатора 4 независимо от длительности входного сигнала формировател . Емкость конденсатора 4 и величина сопротивлени  резистора 3 выбираютс  из условий:
R -077 t.
и
У11И
пор
при
и
где ,vi - минимальное значение сопротивлени  резистора 3, необходимое дл  обеспечени  порогового уровн  логической единицы на входе элемента 2И-НЕ 2; входной ток элемента 2И-Н
вх 2 в процессе зар дки конденсатора 4 .
Максимальна  величина сопротивлени  резистора 3 определ етс услови ми запирани  элемента .2И-НЕ 2 в режиме поко .
Одновременно низкий уровень нап р жени  с выхода логического элемента . 2И-ИЕ 2 через транзистор б подаетс  на вход линии задержки 8 и через врем  задержки (t),которое определ етс  параметрами линии и точкой подключени  выхода, достигает второго входа логического элемента 2И-НЕ 2. Логический элемент 2И-НЕ 2 закрываетс , на его выходе устанавливаетс  высокий уровень напр жени  При этом заканчиваетс  формирование выходного импульса, длительность которого равна t . Навходе логического элемента 2И-НЕ 1 устанавливаетс  высокий уровень напр жени . Конденсатор 4 разр жаетс  через диод 5 и резистор 3. На первом входе логического элемента 2И-НЕ 2 устанавливаетс  низкий уровень напр жени  (логический нуль). По истечении времени tj после закрыти  элемента 2И-НЕ 2 на его втором входе устанавливаетс  уровень логической единицы (фиг. 2д)
Устройство переходит в исходное состо ние. Далее процесс повтор етс .
Предварительное расширение длительности входного импульса доС обеспечивает формирование выходного импульса в течение времени, при ко:тором напр жение в точке соединени  |врем задакмцего конденсатора 4 и ло (гического элемента 2И-НЕ 2 вьоше порогового значени  логической единицы на первом входе логического элемента 2И-НЕ 2, что позвол ет повысить стабильность длительности формируемых сигналов на выходе устройства при изменений напр жени  источника питани , входных и выходных значений уровн  логической единицы элементов формировател .
На фиг. 2 е-и показано формирование импульсов на выходах линии задержки .

Claims (2)

  1. Формула изобретения
    Формирователь прямоугольных импульсов, содержащий два двухвходовых логических элемента 2И-НЕ, времязадающую RC-цепь и диод, включенные по схеме заторможенного мультивибратора, обличающийся тем, что, с целью стабилизации длительности выходных импульсов, в него· введены эмиттерный повторитель и линия задержки, причем вход эмиттерного повторителя подключен к выходу второго логического элемента 2И-НЕ, а выход - к входу линии задержки, выход которой подключен к свободному входу второго элемента 2И-НЕ.
    5 Источники информации, принятые во внимание при экспертизе
    1. Авторское свидетельство СССР № 517991,кл. Н 03 К 3/00, 04.08.79
  2. 2. Проектирование радиоэлектронных устройств на интегральных микро схемах. Под ред. С.Я. Щаца, Сов. радио, 1976, с. 137.
    ВНИИПИ Заказ 4179/2 Тираж 988 Подписное
    Филиал ППП Патент,г.Ужгород,ул.Проектная, 4
SU792820425A 1979-09-06 1979-09-06 Формирователь пр моугольных импуль-COB SU839021A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792820425A SU839021A1 (ru) 1979-09-06 1979-09-06 Формирователь пр моугольных импуль-COB

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792820425A SU839021A1 (ru) 1979-09-06 1979-09-06 Формирователь пр моугольных импуль-COB

Publications (1)

Publication Number Publication Date
SU839021A1 true SU839021A1 (ru) 1981-06-15

Family

ID=20850919

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792820425A SU839021A1 (ru) 1979-09-06 1979-09-06 Формирователь пр моугольных импуль-COB

Country Status (1)

Country Link
SU (1) SU839021A1 (ru)

Similar Documents

Publication Publication Date Title
US4716322A (en) Power-up control circuit including a comparator, Schmitt trigger, and latch
US3473054A (en) Time delay circuit with field-effect transistor
SU839021A1 (ru) Формирователь пр моугольных импуль-COB
US4086538A (en) Gated pulse generator
US4652837A (en) Integrated circuit oscillator
US3196289A (en) Clipping system
US3067393A (en) Pulse generator
US3407313A (en) Monostable multivibrator with an auxiliary transistor in the timing circuit for broadening the output pulses
US3197656A (en) Transistor time delay circuits
US4030010A (en) Time delay control circuit
US4554464A (en) Propagation delay generator
SU856000A1 (ru) Устройство задержки импульсов
SU746891A1 (ru) Формирователь импульсов по положительному и отрицательному перепадам сигнала
SU864523A1 (ru) Формирователь импульсов
SU1525878A1 (ru) Формирователь импульсов
KR100446276B1 (ko) 펄스 신호 발생기
SU974581A1 (ru) Таймер
SU839019A1 (ru) Генератор установочного импульса
SU1160539A1 (ru) Мультивибратор
KR930000989Y1 (ko) 마이크로 컴퓨터용 리세트 장치
SU718896A1 (ru) Заторможенный мультивибратор
SU618836A1 (ru) Мультивибратор
SU898595A1 (ru) Автоколебательный мультивибратор
SU1034190A1 (ru) Устройство дл установки логических элементов в исходное состо ние при перерывах напр жени питани
SU790123A1 (ru) Одновибратор