kl3(jGpeTeHHe относитс к импульсной тех пике, в частности к формировател м им11ул1 со з с подавлением кратковременных помех, и может быть использовано в вычислительной технике и автоматике. Известно устройство подавлени помех содержащее логические элементы НЕ и интегрирующие цепочки, состо щие из резистора и конденсатора 1. Недостатками данного устройства вл ютс наличие двух интегрирующих цепочек и сложность получени длительных задержек. Наиболее близким по технической сущности к изобретению / вл етс устройство, содержащее последовательно соединенные триггер Шмитта, интегрирующую цепочку, а также схему ограничени входного сигнала , в которую вход т диод, резисторы и стабилитроны 2. Недостатком известного устройства вл етс низка помехоустойчивость при логической «1 на его входе. Это Объ сн етс различием посто нных времен дл зар дной и разр дной цели, так как при закры том разр дном диоде резистор интегрирующей цепи отключен от входной схемы формировани и выполн ет только функцию зар да емкости, а при открытом разр дном диоде образуетс цепь разр да емкости, но кроме-того должно выполнитьс условие обеспечени подачи напр жени логического «О на вход триггера Шмитта. Это условие соблюдаетс только в том случае, если резистор, через который разр жаетс емкость, будет на пор док и более меньще резистора интегрирующей цепи. Тем самым помехоустойчивость дл входного сигнала логического «О и логической «1 сильно отличаетс . Цель изобретени - повышение помехоустойчивости устройства. Поставленна цель достигаетс тем, что в устройство дл подавлени помех, содержащее ограничитель входного сигнала, вход которого соединен с входной щиной, последовательно соединенные резистор и конденсагор интегрирующей цепи и триггер Шмит та. введены транзисторный и логический повторители и элемент НЕ, причем выход ограничител входного сигнала через последовательно соединенные логический повторитель и резистор интегрирующей цепи соединен с входом транзисторного повторител , выход которого через элемент НЕ соединен с второй обкладкой конденсатора интегрирующей цепи, выход транзисторного повторител соединен с входом триггера Шмитта, выход которого вл етс выходной щиной устройства. На фиг. 1 представлена функциональна схема устройства подавлени помех; на фиг. 2 - временна диаграмма его работы . Устройство содержит входную щину 1, ограничитель 2 входного сигнала, состо щий из первого резистора 3, соединенного с анодами первого 4 и второго 5 стабилитронов , катод второго стабилитрона через второй резистор 6 соединен с щиной нулевого потенциала и через диод 7 и третий резистор 8 - с щиной источника питани , катод первого стабилитрона соединен с щиной нулевого потенциала, анод диода через логический повторитель 9 и резистор 10 интегрирующей цепи - с первой обклад кой конденсатора 11 интегрирующей цепи и через транзисторный повторитель 12 и элемент НЕ 13 с второй обкладкой конденсатора интегрирующей цепи, выход транзисторного повторител через триггер 14 Шмитта соединен с выходной щиной 15. Устройство работает следующим образом . Входна схема ограничител 2 осуществл ет согласование поступающего сигнала на входную щину 1 с уровнем входного напр жени логического повторител 9. Ограничение входного сигнала по верхнему уровню производитс стабилитроном 4, а по нижнему уровню - стабилитроном 5. Ограниченный входной сигнал по верхнему и нижнему уровню выдел етс на резисторе 6 и прикладываетс к катоду диода 7, а к аноду этого диода через резистор 8 прикладываетс напр жение Ч-иц Если на щину 1 устройства приложить положительное напр жение, равное Ик-Ис,. + И„, то диод 7 полностью закрыт и все напр жение + И„ через резистор 8 приложено к входу логического повторител 9, который в свою очередь сформирует сигнал логической «1. Если на вход устройства подать положительное напр жение, равное .,, то вход логического повторител через диод 7 замкнут на резистор 6, и тем самым на его входе устанавливаетс наар жеиие логического «0. Формирование задержки сигнала в устройстве подавлени помех осуществл етс интегрирующей R С-цепочкой из резистора 10 и конденсатора 11 логическим элементом НЕ 13 и транзисторным, повторителем 12. Логический элемент НЕ 13 предназначен дл подключени обкладки интегрирующего конденсатора 11 к -|-И„ или к общей щине питани , таким образом, при поступлении с логического повторител сигнала логического «О или логической «1 перезар д интегрирующего конденсатора происходит по одним и тем же цеп м. Кроме того, в зоне своего переключени логический элемент НЕ 13 работает как активный интегратор, так как- интегрирующий конденсатор 11 через транзисторный повторитель 12 охватывает логический элемент НЕ 13 отрицательной обратной св зью, по этому врем задержки будет равно t ti+ti, где{ -врем задержки от пассивной интегрирующей RC-цепочки; i - врем задержки активного интегратора. Триггер Шмитта 14 осуществл ет формирование выходного логического сигнала , причем уровень переключени его в логическую «1 выше, чем уровень переключени логического элемента НЕ 13, а уровень переключени его в логический «О ниже. В исходном состо нии на щину 1 устройства установлен сигнал логического «О, на выходе входной схемы ограничител 2, логического повторител 9, транзисторного повторител 12 и триггер Шмитта 14 устанавливаетс логический «О, а на выходе логического элемента НЕ 13 - логическа «1 (фиг. 2). Направление зар да интегрирующего конденсатора определ етс состо нием выходных сигналов логического повторител 9 и логического элемента НЕ 13. В данный момент интегрирующий конденсатор 11 зар жен положительным напр жением с выхода логического элемента НЕ 13 При поступлении, на шину 1 устройства сигнала логической «1 на выходе логического повторител 9 устанавливаетс сигнал логической «1 (фиг. 2 а), выходные сигналы транзисторного повторител 12, триггера Шмитта 14 и логического элемента НЕ 13 не измен ют своего состо ни . Таким образом, выходы логического повторител 9 и логического элемента НЕ 13 оказываютс в состо нии логической «1, тем самым интегрирующий резистор 10 оказываетс пар .ьчсльно покдюченным к ннтегрирукинему конденсатору 11, и с этого момента нгпщпасте процесс разр да этого конденсатора . На выходе транзисторного повториТС1Я панр жсмие увеличиваетс , при достижении его уровн срабатывани логического элемента НЕ 13 (фиг. 26) начинает действовать отрицательна обратна . Работа логического элемента НЕ 13 в режиме активного интегратора (фиг. 2 в) продолжаетс до тех пор, пока на его выходе не установитс сигнал логического «О. Дальнейший процесс зар да интегрирующего конденсатора 11 продолжаетс за счет положительного напр жени с выхода логического повторител 9. Когда напр жение на выходе транзисторного повторител достигает уровн срабатывани триггера Шмит та 14, происходит его переключение и на выходе устанавливаетс высокий потенциал логической «1 (фиг. 2). При поступлении на входную щину 1 устройства сигнала логического «О процесс формировани его повтор етс в обратном пор дке. Положительным эффектом предлагаемого устройства вл етс то, что все помехи, которые по вл ютс на фоне полезных сигналов логического «О или логической «1 с длительностью импульса этой помехи to(iK tjs; Tj не пропускаютс на выход устройства . Кроме того, подключение интегрирующего конденсатора 11 к выходу логического элемента НЕ 13 позвол ет сформировать задержки tj и tj с помощью одного конденсатора, а включение интегрирующего конденсатора 11 через транзисторный повторитель 12 в цепь отрицательной обратной св зи логического элемента НЕ 13 существенно увеличивает эффективность использовани интегрирующей цепочки . В;(од -/- /--Д 5 T-Z: „1:гт г : - Выход
Фиг.2 По/iexa /