SU750701A1 - Формирователь импульсов - Google Patents

Description

Изобретение относится к импульсной технике и может быть использовано в различных цифровых устройствах и устройствах дискретной автоматики.

Известен формирователь импульсов, содержащий триггер, выполненный на венти- ^{5 * * * *} лях ТТЛ И-НЕ, вход которого через времязадающую цепь соединен с выходом логического элемента И-НЕ, охваченного через резисторный делитель отрицательной обратной связи, вход которого через ¹⁰ диод подключен к единичному выходу триг- гера Г11. Однако время восстановления таких формирователей велико, так как после возвращения триггера в заданное устойчивое состояние заряд времязадающего конденсатора происходит в основном через эквивалентное сопротивление в коллекторной цепи выходного транзистора логического элемента и связанного с ним _м времязадающего резистора.

Наиболее близким по отношению к пред- . ложенному устройству является формирователь импульсов, содержащий триггер на элементах И-НЕ, вход которого соединен через времязадающую цепь с выходом логического элемента И-НЕ, один вход которого соединен с единичным выходом триггера непосредственно, а другой - через дополнительную интегрирующую цепь £2^. Однако такой формирователь также имеет большое время восстановления из-за того, что разряд конденсатора дополнительной интегрирующей цепи и заряд конденсатора времязадаюшей цепи проходит через резисторы, величина которых тем больше, чем. больше длительность, которые необходимо формировать.

Кроме того, перечисленные устройства не обладают расширенными функциональными возможностями.

Цель изобретения - уменьшение времени восстановления устройства и расширение его функциональных возможностей.

Указанная цель достигается за счет того, что в формирователе импульсов, содержащий триггер на элементах И-НЕ, пер— вьй вход которого соединен через время—

задающую цепь с выходом · логического элемента И-НЕ, один вход которого соединен с единичным выходом триггера непосредственно, а другой - через интегрирующую цепь, введены логический элемент И-НЕ со сво- ₅ бодным коллектором, расширитель числа входов ИЛИ, η - р - η -транзистор, инвертор, логический элемент И и оптроннгй инверторпереключатель, при этом нулевой выход триггера соединен через логический эле- 10 мент И-НЕ со свободным коллектором с выходом интегрирующей цепи и подключен ко входам расширителя числа входов ИЛИ, в коллекторной цепи выходного транзистора которого включен излучающий ди- 15 од оптронного инвертора-переключателя, анодом подключенный к источнику питания и коллектору η-р-η ' транзистора, база которого соединена с эмиттером выходного транзистора расширителя числа 20 входов ИЛИ, а эмиттер— к первому входу триггера, причем один выход логического элемента И соединен с выходом логического элемента И—НЕ и входом инвертора, а второй его вход соединен с 25 единичным выходом триггера.

На чертеже представлена принципиальная схема предлагаемого формирователя им пульсов. .

Формирователь импульсов, выполненный на логических элементах, содержи^ триггер на элементах И—НЕ 1, 2, охваченных перекрестными связями^ единичный, выход триггера соединен со своим первым входом через последовательно соединенные логический элемент И-НЕ 3 и времязадающую цепь, состоящую из резистора 4 и конден сатора 5. Нулевой выход триггера соединен с входами логического элемента И-НЕ 6, свободный коллектор которого подключен к выходу интегрирующей цепи, состоящей из резистора 7 и конденсатора 8, и одному из входов логического элемента И-НЕ 3, второй вход которого соединен с единичным выходом 9 триггера и одним из входов логического элемента И 10, второй · вход которого соединен с выходом логического элемента 3 и входами инвертора 11. Нулевой выход триггера соединен также с входами' расширителя числа входов ИЛИ 12, в коллекторной цепи выходного транзистора 13 которого включен излучающий диод 14 оптронного инвертора-переключателя 15, анод которого подключен к источнику питания и коллектору п-р-Гьтранзистора 16, база которого соединена с эмиттером. транзистора 13, а эмиттер - с первым входом триггера.

Схема работает следующим образом.

В исходном состоянии на сигнальный вход 17 триггера подается положительный потенциал. При этом на единичном и нулевом выходах триггера действуют соответственно низкий и высокий уровни напряжения. Под дейс гвием высокого уровня напряжения на нулевом выходе триггера выходной транзистор 13 расширителя числа входов ИЛИ и η -р-п-транзистор 16, а также выходной транзистор логического элемента 6 открыты и насыщены. При этом конденсатор 5 заряжен практически, до напряжения источника питания. Конденсатор 8 разряжен через насыщенный выходной транзистор логического элемента 6. На выходах 18 и 19 действуют низкие (нулевые) уровни напряжения. На выходе 20 оптронного инвертора-переключателя 15 действует высокий уровень напряжения.

При поступлении отрицательного импульса на сигнальный вход 17 триггера последний переходит в противоположное состояние , характеризуемое логической ‘’единицей' на единичном выходе триггера и логическим 'нулем' - на нулевом. При этом транзистор 16 и выходной транзистор логического элемента 6 скачкообразно закрываются и в дальнейшем, в течение всего времени квазиустойчивого равновее ия, на работу‘схемы не'оказывают никакого влияния. Под действием высокого уровня напряжения на единичном выходе триггера происходит заряд конденсатора 8 через резистор 7 и сопротивление в цепи коллектора выходного транзистора логического элемента 1. Через время, задаваемое интегрирующей цепью/ напряжение на нем достигает порога срабатывания элемента 3. В результате воздействия высоких уровней напряжения на обоих входах логического элемента З .на его выходе устанавливается уровень логического 'нуля' Конденсатор 5, заряженный через насыщенный транзистор 16 практически до уровня напряжения питания, начинает разряжаться через резистор 4 и сопротивление промежутка коллектор-эмиттер выходного транзистора логического элемента 3. Через время, определяемое времязадающей цепью, напряжение на конденсаторе 5 достигает порога срабатывания элемента 2 и триггер возвратится в исходное состояние, заканчивая формирование ‘ импульса.

Под воздействием высокого уровня напряжения на нулевом выходе триггера зарядный транзистор 16 и выходной тран5 7507 зистор логического элемента 6 открываются и насыщаются. При этом конденсатор 8 разряжается через сопротивление участка коллектор-эмиттер насыщенного выходного транзистора элемента 6, а конде нс a- s тор 5 быстро дозаряжается через насыщенный зарядный транзистор 16, В момент заряда конденсатора 5 через' излучающий диод 14 протекает ток дозаряда, возбуждающий оптронный инвертор-переклю- ¹⁰ чате ль, на выходе 20 которого формируется короткий отрицательный импульс конец формирования.

Таким образом, применение устройства форсированного дозаряда одного из время- ¹⁵ задающих конденсаторов и принудительный разряд другого позволяет уменьшить время восстановления устройства. Кроме того, вследствие того, что конденсатор 5 удается дозарядить до более высокого уровня ²⁰ (по сравнению с прототипом) длительность формируемого импульса автоматически увеличивается.

' Предложенный формирователь импульсов _?5 обладает расширенными функциональными возможностями, так как позволяет допол- . нительно формировать импульс конец формирования, а также положительные импульсы различной длительности: снимаемый с выхода 18 логического элемента 10, и ³⁰ снимаемый с выхода 19 логического элемента 11.

Claims (2)

1. Изобретение относитс  к импульсной технике и может быть использовано в раз личных цифровых устройс-гаах и устройс-рвах дискретной автоматики. Известен формирователь импульсов, со держащий триггер, выполненный на вентц л х ТТЛ И-НЕ, вход которого через врем задающую цепь соединен с выходом логического элемента И-НЕ, охваченного через резисторный делитель отрицательной обратной св зи, вхоа которого через диод подключен к единичному выходу трнт Гбра PL, Однако врем  восстановлени  таких формирователей велико, так как пос ле возвращени  триггера в заданное устой чивое состо ние зар д врем задающего конденсатора происходит в основном через эквивалентное сопротивление в коолзк торной цепи выходного транзистора логического элемента и св занного с ним врем задакнцего резистора Наиболее близким по отношению к предложенному устройству  вл етс  формирователь иктульсов, содержащий триггер на элементах И-НЕ, вход которого соединен через врем задающуго цепь с выходом логического элемеита И-НЕ, один вход которого соединен с единичным выходом триг.. гера непосредственно, а другой - через дополнительную интегрирующую цепь Г2.. Однако такой формировате/ также имеет большое врем  восстановлени  из-за того, что разр д конденсатора донолнительнсЛ (штегрирующей цепи и зар д конденсатора врем задаюшей цепи проходит через резисторы , величина тем больше, чем. больше длительность, которые необходимо формировать. Кроме того, перечисленные устройства не обладают расширенными фyнкциc {aльнь ми возможност ми. Цель изобретени  - уменьшение времени восстановлени  устройства и расширение его фуншиональных возможностей. Указанна  цель достигаетс  за счет того , что в формирователе импульсов, содержащий триггер на элементах И-НЕ, первьй вход которого соединен через врем 375 задающую цепь с выходом: логического эл мента И-НЕ, один вход которого соединен с единичным выходом триггера непосредст венно, а другой - через интегрирующую це введены логический элемент И-НЕ со свобохшым коллектором, расширитель числа входов ИЛИ, п - р - п -транзистор, инвертор, логический элемент И и оптронн и инвертор переключатель, при этом нулевой выход триггера соединен через логический элемент И-НЕ со свободным коллектором с выходом интегрирующей цепи и подключен ко аходам расширител  числа входов ИЛИ, в коллекторной цепи выходного тран зистора которого включен излучающий диод оптронного инвертора-переключател , анодом подключенный к источнику питани  и коллектору п-р-п транзистора, база которого соединена с эмиттером выХОД110ГО транзистора расширител  числа входов ИЛИ, а эмиттер- к первому входу триггера, причем один выход логическо го элемента И соединен с выходом логического элемента И-НЕ и входом инвертора , а второй его вход соедтюн с единичным выходом триггера. На чертеже представлена принципиальна  схема предлагаемого формировател  им пульсов. , Формирователь импульсов, вьтолненный на логических элементах, содержите триггер на элементах И-НЕ 1, 2, охваченных перекрестными св з ми единичный, выход триггера соединен со своим первым входом через последовательно соединенные логИ ческий элемент И-НЕ 3 и врем задающую цепь, состо щую из резистора 4 и конденсатора 5. Нулевой выход триггера соедине с входами логического элемента И-НЕ 6, свободный коллектор которого подключен к выходу интегрирующей цепи, состо щей из резистора 7 и конденсатора 8, и одному из входов логического элемента И-НЕ 3, второй вход которого соединен с единичным выходом 9 триггера и одним из входов логического элемента И 10, второй . вход которого соединен с выходом логичес кого элемента 3 и входами инвертора 11. Нулевой выход триггера соединен также с входами расширител  числа входов ИЛИ 12, в коллекторной цепи выходного транзистора 13 которого включен излучающий диод 14 оптронного инвертора-переключател  15, анод которого подключен к источ нику питани  и коллектору П-р-П-транзисто ра 16, база которого соединена с эмиттером , транзистора 13, а эмиттер - с первы входом триггера. „ 14 Схема работает следующим образом. В исходном состо нии на сигнальный вход 17 триггера подаетс  положитёльньш потенциал. Нри этом на единичном и нулевом выходах триггера действуют соответственно низкий и высокий уровни напр жени . Под дейс тием высокого уровн  напр лсеии  на нулевом ввцсоде триггера выходной транзистор 13 расширител  числа входов ИЛИ ип -р-ГУ-транзистор 16, а также выходной транзистор логического элемента 6 открыты и насыщены. При этом конденсатор 5 зар жен практически, до нат1р: жени  источника питани . Конденсатор 8 разр жен через насыщенный выходной транзистор логического элемента 6. На выходах. 18. и 19 действуют низкие (нулевые) уровни напр жени . На выходе 20 оптронного инвертора-переключател  15 действует высокий уровень напр жени . При поступлении отрицательного импульса на сигнальный вход 17 триггера последний переходит в прот1шоположное состо ние , характеризуемое ж гической единицей на единичном выходе триггера и логическим нулем - на нулевом. При этом транзистор 16 и выходной транзистор лошческого элемента 6 скачкообразно закрываютс  и в дальнейшем, в течение всего времени квазиустойчивого рав- новееи , на работу-схемы неоказьшают никакого вли ни . Под действием высокого уровн  напр жени  на единичном выходе триггера происходит зар д конденсатора 8 через резистор 7 и сопротивление в цепи коллектора выходного транзистора ло гического элемента 1. Через врем , загдаваемое интегрирующей цепью, напр жение на нвм достигает порога срабатьтани  элемента 3. В результате воздействи  высоких уровней напр жени  на обоих входах лoг Recкoгo элемента З.на его выходе устанавливаетс  уровень логического нул  Ковденсатор 5, зар и нный через насыщенный транзистор 16 практически до уровн  напр жени  питани , начинает разр жатьс  через резистор 4 и сопротивление промежутка кол;юктор-эмиттер выходного транзистора логического элемента 3. Через врем , определ емое врем задающей цепью, напр жение на конденсаторе 5 достигает порот срабатьшани  элемента 2 и триггер возвратитс  в исходное состо ние, заканчива  формирование импульса. Под воздействием высокого напр жени  на нулевом выходе триггера зар днь й транзистор 10 и выходной транзнстор логического элемента 6 открывают с  и насьшдаютс . При этом конденсатор 8 разр жаетс  через сопротивлени.е участ ка коллектор-эмиттер насьЕценного выходного транзистора элемента 6, а конденсатор 5 быстро дозар жаетс  через насыщен ный зар дный транзистор 16, В момент зар да конденсатора 5 через излучающий диод 14 протекает ток дозар да, возбуждающий оптронный инйертор шрек ю- чате ль, на выходе 20 которого формируетс  короткий отрицательный импульс конец формировани . Таким образом, применение устройства форсированного дозар да одного из врем задающих конденсаторов и принудительный разр д другого позвол ет уменьшить врем  восстановлюни  устройства. Кроме того, вследствие того, что конденсатор 5 удаетс  дозар дить до более высокого уровн  (по сравнению с прототипом) длительность форг ируемого импульса автоматически увеличиваетс . Предложенный формирователь импульсов обладает расширенными функциональными возможност ми, так как позвол ет дополнитюльно формировать импульс конец формировани , а также положительные имтгул сы различной длительности: снимаемый с выхода 18 логического элемента Ю, и снимаемый с выхода 19 логического элемента 11, Формула изобретени  Формирователь импульсов, содержащий триггер на элементах И-НЕ, первый вход которого соединен через врем задающую цепь с выходом логического элемента И-НЕ, один вход которого соеди{ген с едиНИчным выходом триггера непосредственно, а другой - через интегрирующую цепь, отличающийс  тем, что,с целью уменьшени  времени восстановлени  и расширеет  функциональных возмоишостей устройства , в него введены логический элемент И-НЕ со свободным коллэктором, расширитель числа входов ИЛИ, п р-птранзистор , инвертор, лошческий элемент И и оптронный инвертор-переключатель, при этом нулевой выход триггера соединен через логический элемент И-НЕ со сво бодным коллектором с выходом интегрир тсщей цепи и подключен ко входам расширител  числа входов ИЛИ, в коллекторной цепи выходного транзистора которого включен излучающий диод оптронного инвертора-переключател , анодом подключенный к источнику питани  и коллектору V -Р-Л-трс-нзистора, база которого соединена с алиттером выходного транзистора расширител  числа входов И/М, а эмиттер - к тюрвому входу триггера,причем один вход логического элемента И соединен с выходом логического элемента И-НЕ и входом инвертора, а второй его вход соедйНЕН с единичным выходом триггера. Источники информации, прин тые во внимание при экспертизе 1,Авторское свидетельство СССР М 539367, кл. Н 03 К 3/284, 1975.
2. 2.Авторское свидетельство СССР №487449, кл. Н 03 К 3/28, 1974.