I Изобретение относитс к импульсной технике и может быть использовано в современной технике св зи, радиотехнике, электронно-вычислительной технике и других отрасл х радиоэлектроники. Известно устройство дл задержани пр моугольных импульсов, содержащее источник питани , триггер состо щий из ДВ5ГХ элементов И-НЕ с установочными входами, инвертор, подключенньй к одному установочному -ВХОДУ триггера, первую и вторую интегрирующие цепи с меньшей и боль шей посто нными времени, причем входы интегрируюЕ51х цепей подключены к источнику п:итани , выход первой интегрирующей цепи подключен к другому установочному входу триггер .. .. а выход второй интегрирующей цепи подключен к входу инвертора С13. Наиболее близким по технической сущности к предлагаемому вл етс устройство дл задержки импульсов, содержащее выходной Р5 триггер на двух элементах Й-НЕ,инвертор., вькод которого подключен к одному из входов Й5 -триггера, входной инвертор , выход которого подключен к входу интегрирующей ЙС-цепи, в которую введена последовательна днод но-резистивна цепь, подключенна параллельно резистору интегрирующей цепи, пр этом катод диода подключе к. выходу входного инвертора,а выход интегрирующей цепи подключён к входу инвертора и к другому входу .ЙЗ-триггера C2J. Недостатками известных устройств вл ютс ограниченное быстродействие и невозможность сохранени одинаковой длительности входного и выходного импульсов, когда длительность импульса соизмерима с временем задержки. Цель изобретени - расширение функциональных возможностей за счет повьшени быстродействи и устранен искажени длительности импульса при передаче. Поставленна цель достигаетс тем что в устройство дл задержки импульсов, содержащее выходной fi -триггер на двук элементах И-НЁ, инвертор, выход которого подключен к одному из входов R5 -триггера., интегрирующую Rt-цепь, входной инвертор, выход которого подключен 53 к входу интегрирующей PC -цепи,н первый диод, введены элементы И-НЕ, элемект И и второй диод, включенный последовательно с первым, причем обща точка их соединена с другим входом RS -триггера и входом инвертора и подключена к выходу интегрирующей цепи, а катод первого и анод второго диодов подключены соответственно к выходам элемента И-НЕ и элемента И, при этом первые входы элемента И-НЕ и элемента И соеди ень соответственно с входом и выходом входного инвертора, а вторые входы элемента И-НЕ и элементы И соединены соответственно с пр мым и инверсным выходами К5 -триггера . На фиг.1 представлена схема уст„„-„ , v « роиства на фиг.2 - диаграммы напр жений , по сн ющие работу устройства. Устройство дл задержки импульсов содержит выходной , -триггер 1, состо щий из первого 1-Ги второго 1-2 элементов И-НЕ, инвертор 2, выход которого подключен к одному из входов RS -триггера 1, интегрирующую RC -цепь, состо щую из резистора (например, переменного).3 и конденсатора 4, входной инвер тор 5, выход которого подключен через резистор 3 к конденсатору 4, к другому входу RS -триггера 1 и к входу инвертора 2, при этом выходы R5 -триггера подключены соответственно к вторым входам элемента И-НЕ 6 и элемента И 7, первые входы которых соединены соответственно с входом и выходом входного инвертора 5, а их выходы соответственно через nepBi 8 и второй 9 диоды подключены к входу инвертора 2. Величина порогового напр жени элемента И-НЕ 6 и инвертора 3 выбираетс из услови Uf, 0,5 ди где Up,- входное напр жение в точке С ,а величина &V - из условий требуемой стабильности работы устройства И времени задержки импульсов . Устройство работает следующим образом. В исходном состо нии на входе устройства действует высокий потенциал , на выходе входного инвертора - низкий, конденсатор разр жен , на входе элемента И-НЕ 1-1 и инвертора 2 низкие потенциалы, а выходной RS -триггер 1 находитс в единичном состо нии. При отрицательном перепаде напр жени на входе устройства (фиг.2(3)) на выходах входного инвертора 5 (фиг.2Ь) и элемента .И-НЕ 6 (фиг.2) формируютс положительные перепады напр жени и начинаетс зар д конденсатора 4 (фиг,2с) через резистор 3. При достижении напр жени на конденсаторе 4 Uj« U на входах элемента И-НЕ 6 и инвертора 2 (фиг.2с) по вл етс высокий потен . циал,,а на выходе инверторд (фиг.) - низкий, который переводи выходной RS -триггер в нулевое состо ние (фиг.2). На выходе устройства по вл етс задержанный на врем f отрицательный перепад входного напр жени . При переключении выходного .RS -триггера на Bko ды элемента И 7 действуют высокие потенциалы, что приводит ,к по вленшо на его выходе (фиг.2) высокого потенциала, при этом начинаетс быстрый дозар д конденсатора 4 (фиг.) через диод 9 до напр жени ВЫСОКОГО потенциала логического эле мента. Быстрый дозар д конденсатора подготавливает устройство к формированию задержанного положительного iперепада входного напр жени . : При положительном перепаде на;пр жени на входе устройства (фиг.2 ;на выходах входного инвертора ( фиг.2Ь) и элемента И 7 (фиг.2) устанавливаютс низкие потенциалы, и начинаетс разр д конденсатора 4 (фиг.2с) через резистор 3. При достижении напр жени на конденсаторе 4 Uj.. Vi на выходах элемента И-НЕ 1-1 и инвертора 2 по вл ютс высокие потенциалы, при этом происходит переключение выходного f 6-триггера 1 в единичное состо ние (фиг.2Ь).На выходе устройства по вл етс задержанный на врем С положительный перепад входного напр жени . При переключении выходного R5 -триггера на входы элемента И-НЕ 6 действуют высокие потенциалы, что приводит к по влению на его выходе (фиг.2) низкого потенциала, при этом начинаетс быстрый разр д конденсатора 4 (фиг.2 ) через открытый диод 8.Быстрый разр д конденсатора подготавливает устройство к формированию задержанного очередного входного импульса. Введение новых блоков и св зей в предлагаемое устройство позвол ет устранить искажение длительности дашульса при передаче и повысить его быстродействие. Положительный эффект достигаетс посредством организации быстрого дозар да или зар да конденсатора при по влении соответственно отрицательного и положительного перепада напр ж;ени на выходе устройства.
Фи.г