Это достигаетс тем, что в логический элемент НЕ, содержащий активный МДП-транзистор с обогащением, соединенный последовательно с-нагрузочным МДП-транзистором, причем точки нх соединени подключены к выходу элемента, зар дный МДП-транзистор, исток которого соединен непосг -дственно с затвором нагрузочного МДП-транзистора и через конденсатор - со входом,элемента, а затвор и сток подключены к источнику питани , введены два дополнительных МДП-транзистора, исток первого дополнительного МДПтранзисгора соединен со входом элемента , его сток соединен с затвором ; активного МДП- транзистора с обогащением , а затвор первого дополнительного МДП-транзистора соединен с источником питани , причем затвор второго дополнительного МДП-транзистора соединен со стоком первого дополнительного транзистора, сток второго дополнительного МДП-транзистора подключей к затвору нагЕ узочиого МДПтранзистора , а исток второго дополнительного МДИ-транзистора соединен с общей , параллельно нагрузочному МДП-транзистору включен третий дополнительный МДП-транзистор, затвор которого соединен с источр1иком питани . На чертеже приведена принципиальна схема элемента. Элемент содержит активный ВДП-тра зистор с обогащением 1, нагрузочный МДИ Транзистор 2, конденсатор 3, зар жающий МД 1-транзистор 4, дополнительные МДр-транзисторы 5, 6, дополнительный нагрузочный ВДП-транзистор 7. На вход 8 поданы входные импульсу выходьой сигнал снимаетс с выхода 9 Источники сигналов на чертеже не показа11Ы . Элемент работает следующим образо Когда на входе действует напр жение логического нул Нд - пороговое напр жение ВДП-стру туры, МДП-транзисторы 1, б закрыты. логической единицы а напр жение на выходе 9 инвертора составл ет Е - 2 Uy . При этом МДП-транзистор 4 наход|1тс на границе запирани , а ко денсатор 3 зар жен до напр жени бли кого к F- - Lf, (дл определенности paccMaiриваютс МДП-транзисторы с ка налом И -типа, дл р -канальных пр боров все напр жени отрицательные). При поступлении ступенчатого отпи рающего входного сигнала МДП-транзистор 4 запираетс . Поскольку МДП-тра зистор 5 обладает определенным сопро тивлением, фронт нарастани напр жени на затворах МДП-транзисторов 1, оказываетс задержанным относительно положительного фронта входного сигнала . Поэтому на нач.аЛьном этапе переходногопр .оцессй разность потенциалов между обкладками конденсатора 3 сохран етс неизменной (равной Б-U;,) и все приращение напр жени на входе передаетс , так как разр жающий МДПтранзистор 6 закрыт, а емкость конденсатора 3 выбираетс значительно большей паразитных емкостей схемы. Поскольку активный ВДП-транзистор 1 вначале также закрыт, напр жение выходе повышаетс после увеличени напр жени на затворе нагрузочного МДП-транзистора 2, стрем сь к уровню Е. По мере нарастани напр жени на затворе МДП-транзистора 6 конденсато 3 начинает разр жатьс через него, причем посто нна времени разр да определ етс сопротивлением этого транзистора и величиной емкости конденсатора 3, а конечный уровень отношением сопротивлений МДП-транзисторов 4 и 6; одновременно с этим падает сопротивление активного МДИ (транзистора 1. В результате рост напр жени на выходе сначала замедл етс , а затем напр жение спадает до уровн логического нул , определ емого отношением сопротивлений активного 1 и на Грузочного 2 транзисторов , причем длительность спада определ етс сопротивлением МДП-транзистора 1 и емкостью нагрузочных схем (не показаны), подключенных к инвертору . Таким образом, врем задержки выходного сигнала относительно входного отпирающего сигнала представл ет собой промежуток времени, в течение которого напр жение на выходе превышает первоначальный уровень ло1ической единицы оно зависит от посто нной времени разр да последовательно включенных конденсатора 3 и ВДП-транзистора 6. При поступлении на вход схемы ступенчатого запирающего сигнала конденсатор зар жаетс через МДП-транзистора 4 до напр жени близкого к Е - LT . Одновременно с этим входные емкости МДП-транзисторов 1,5 разр жаютс через ВДП-транзистор 5 (что приводит к их запиранию), а напр жение на выхологической де повышаетс до уровн единицы . Элемент позвол ет обеспечить задержку выходного сигнала относительно входного отпирающеуо сигнала, котора часто требуетс при построении встроенных ВДП-формирователей тактовых импульсов , управл ющих динамическими схемами со структурой ВДП (в частности , приборами с зар довой св зью). При этом практически не увеличиваетс длительность фронтов нарастани и спада выходного сигнала (то есть практически не ухудшаетс быстродействие инвертора). Формула изобретени 1. Логический элемент НЕ, содержащий активный МДП-транзистор с обогащением , соединенный последовательно с нагрузочным МДП-транзистором, причем точки их соединени подключены к выходу элемента, зар дный МДПтранзистор , Исток которого соединен непосредственно с затвором 41агрузочного МДП-транзистораи через конденсатор - со входом элемента, а затвор и сток подключены к источнику питани , отличающийс тем, что, с целью увеличени длительности задержки выходного импульса относительно входного, в него введены два дополнительных ВДП-транзистора, исток первого дополнительного ВДП-транзи.стора соединен со входом элемента, его сток соединен с затвором активного ВДП-транзистора с обогащением, а затвор первого дополнительного ВДПтранзистора соединен с источником питачи , причем затвор второго дополнительного МДП-транзистора соединен со стоком первого дополнительного транзистора, сток второго дополнительного МДП-транзистора подключен к затвору нагрузочного МДП-транзистора, а исток второго дополнительного МДПтранзистора соединен с общей шиной.
2 , Элемент НЕ по п. , (отличающийс тем, что,с целью увеличени амплитуды выходного логического сигнала, параллельно нагрузочному МДП-транзистору включен третий дополнительный МДП-транзистор, затвор которого соединен с источником питани .
Htb ьа