KR940010513A - 승압 신호를 클램프하는 회로및 방법 - Google Patents
승압 신호를 클램프하는 회로및 방법 Download PDFInfo
- Publication number
- KR940010513A KR940010513A KR1019930019270A KR930019270A KR940010513A KR 940010513 A KR940010513 A KR 940010513A KR 1019930019270 A KR1019930019270 A KR 1019930019270A KR 930019270 A KR930019270 A KR 930019270A KR 940010513 A KR940010513 A KR 940010513A
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- supply voltage
- clamp
- voltage
- level
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/141—Battery and back-up supplies
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Dram (AREA)
- Manipulation Of Pulses (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
반도체 메모리 장치에서 워드선 등의 승압 신호선의 승압 레벨의 상한을 제한하는 승압 신호의 클램프 방법및 장치로서, 번인 데스트 등의 과전압 발생 모드의 동작에 있어서도 장치및 구성 요소의 신뢰성이 손상되지 않도록, n채널 MOS트랜지스터와 p채널 MOS트랜지스터를 구비하는 클램프 회로에 있어서, 이들 MOS트랜지스터를 내부 전원선과 승압선사이에 직렬로 접속하고, 클램프 제어 회로에서의 클램프 레벨 제어 신호를 P채널 MOS트랜지스터의 게이트에서 받고, 클램프 레벨 제어 신호에 따라 클램프 회로에 의해 주어진 클램프 레벨을 가변하고, 번인 데스트 등의 과전압 인가 모드중 승압선의 클램프 레벨을 감소시킨다.
이러한 승압 신호 클램프 회로및 방법에 의해, 과전압으로 인한 구성 요소의 성능 저하를 방지할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 하나의 실시예에 따른 반도체 장치의 주요부의 구조를 도시한 도면,
제9도는 본 발명의 다른 실시예에 따른 반도체 장치의 주요부의 구조를 도시한 도면.
Claims (18)
- 전원 전압을 받는 전원 전압 노드, 상기 전원 전압보다 높은 레벨을 갖는 승압 신호를 승압선에 발생하는 승압 수단, 상기 승압선의 전압을 클램프하기 위해 여러개의 클램프 레벨을 갖는 클램프 수단과 상기 클램프 수단의 클램프 레벨을 설정하는 클램프 레벨 제어 수단을 포함하는 반도체 장치.
- 제1항에 있어서, 상기 반도체 장치는 상기 전원 전압을 발생하기 위해 외부 전원 전압을 강압 변환하는 전압 강압 수단을 또 포함하고, 상기 클램프 레벨 제어 수단은 상기 외부 전원 전압이 적어도 소정의 전위 레벨인가의 여부를 결정하는 결정 수단및 상기 결정 수단의 결정 결과에 따라 상기 클램프 수단의 클램프 레벨을 설정하는 클램프 제어 수단을 구비하는 반도체 장치.
- 제2항에 있어서, 상기 클램프 수단은 상기 전원 전압에 따라 제1의 클램프 레벨 및 상기 제1의 클램프 레벨보다 낮은 제2의 클램프 레벨을 마련하고, 상기 클램프 레벨 제어 수단은 상기 결정 수단이 상기 외부 전원 전압이 적어도 상기 소정의 값인 것을 나타낼때 상기 제2의 클램프 레벨을 지정하는 수단을 구비하는 반도체 장치.
- 제2항에 있어서, 상기 결정 수단은 상기 외부 전원 전압이 적어도 제1의 소정의 값일때 상기 외부 전원 전압에 관계없이 일정한 제1의 기준 전압을 발생하는 제1의 기준 전압 발생 수단, 상기 외부 전원 전압이 적어도 제2의 소정의 값일때 상기 외부 전원 전압에 의해 변하는 제2의 기준 전압을 발생하는 제2의 기준 전압 발생 회로및 상기 제1의 기준 전압과 상기 제2의 기준 전압을 비교하는 비교 수단을 구비하는 반도체 장치.
- 제1항에 있어서, 상기 클램프 수단은 상기 승압선에 접속된 다이오드 접속 제1의 절연 게이트형 전계효과 트랜지스터및 상기 제1의 절연 게이트형 전계 효과 트랜지스터와 상기 전원 전압노드사이에 접속된 제2의 절연 게이트형 전계 효과 트랜지스터를 구비하고, 상기 클램프 레벨 제어 수단은 상기 제2의 절연 게이트형 전계 효과 트랜지스터의 게이트 전극의 전위를 선택적으로 설정하는 수단을 구비하는 반도체 장치.
- 제5항에 있어서, 상기 제1의 절연 게이트형 전계 효과 트랜지스터는 n채널 트랜지스터를 구비하고 상기 제2의 절연 게이트형 전계 효과 트랜지스터는 p채널 트랜지스터를 구비하는 반도체 장치.
- 제1항에 있어서, 상기 반도체 장치는 전원 전압을 발생하기 위해 외부 전원 전압을 강압 변환하는 전압 강압수단을 또 포함하고, 상기 클램프 레벨 제어 수단은 상기 외부 전원 전압이 제1의 소정의 값이상의 레벨에서 상기 제1의 소정의 갈이하의 레벨로 변할때 상기 외부 전원 전압이 상기 제1의 소정의 값이하로 된후 소정 시간후 비활성화되고 상기 외부 전원 전압이 상기 제1의 소정의 값보다 높을때 활성화되는 클램프 레벨 제어 신호를 발생하는 클램프 제어 수단을 구비하고, 상기 클램프 수단은 상기 클램프 레벨 제어 신호가 비활성일때 상기 전원 전압에 따라 제1의 클램프 레벨을 선택하고, 상기 클램프 레벨 제어 신호가 활성일때 상기 전원 전압에 따라 상기 제1의 클램프 레벨보다 낮은 제2의 클램프 레벨을 설정하는 반도체 장치.
- 제1항에 있어서, 상기 클램프 레벨 제어 수단은 상기 전원 전압이 적어도 제1의 레벨일때 활성화되고 상기 전원 전압이 상기 제1의 레벨에서 상기 제1의 레벨보다 낮은 제2의 레벨로 변할때 비활성화 되는 클램프 레벨 제어 신호를 발생하는 클램프 레벨 제어 수단을 구비하고, 상기 클램프 수단은 상기 클램프 레벨 제어 신호가 비활성일때 상기 전원 전압에 따른 제1의 클램프 레벨인 클램프 레벨을 갖고 상기 클램프 레벨 제어 신호가 특성 일때 상기 전원 전압에 따라 상기 제1의 클램프 레벨보다 낮은 제2의 클램프 레벨로 설정된 클램프 레벨을 갖는 반도체 장치.
- 제8항에 있어서, 상기 클램프 레벨 제어 수단은 상기 전원 전압을 저항적으로 분할하는 전압 분할 수단, 상기 전압 분할 수단의 출력과 제1의 기준 전압을 비교하는 제1의 비교 수단, 상기 전압 분할 수단의 출력과 상기 제1의 기준 전압보다 높은 제2의 기준 전압을 비교하고 비교 결과를 논리적으로 반전하여 출력하는 제2의 비교 수단및 상기 제1의 비교 수단의 출력및 상기 제2의 비교 수단의 출력을 그의 하나및 다른 하나의 입력에서 각각 받는 플립플롭을 구비하는 반도체 장치.
- 제1항에 있어서, 상기 클램프 수단은 상기 승압선에 접속된 다이오드 접속 n채널 MOS트랜지스터및 상기 n채널 MOS트랜지스터와 상기 전원 전압 노드사이에 접속된 p채널 MOS트랜지스터를 구비하고, 상기 클램프 레벨 제어 수단은 상기 전원 전압을 저항적으로 분할하는 전압 분할 수단, 상기 전압 분할 수단의 출력을 정입력에서 받고 제1의 기준 전압을 부입력에서 받는 제1의 비교 수단, 상기 전압 분할 수단의 출력을 정입력에서 받고 상기 제1의 기준 전압보다 높은 제2의 기준 전압을 부입력에서 받는 제2의 비교 수단, 상기 제2의 비교 수단의 출력된 논리적으로 반전하는 반전 수단, 상기 반전 수단의 출력은 하나의 입력에서 받는 제1의 NAND게이트및 상기 제1의 비교 수단의 출력을 하나의 입력에서 받고 상기 제1의 NAND게이트의 출력을 다른 입력에서 받아서 상기 제1의 NAND게이트의 다른 하나의 입력에 그 출력을 인가하는 제2의 NAND게이트를 구비하구 상기 제2의 NAND게이트는 상기 p채널 MOS트랜지스터의 게이트에 인가된 출력을 갖는 반도체 장치.
- 제1항에 었어서, 상기 클램프 수단은 상기 승압선에 접속된 다이오드 접속 n채널 MOS트랜지스터및 상기 n채널 MOS트랜지스터와 상기 전원 전압 노드사이에 접속된 p채널 MOS트랜지스터를 구비하고, 상기 클램프 레벨 제어 수단은 상기 전원 전압을 발생하기 위해 상기 전원 전압보다 높은 외부 전원 전압을 강압 변환하는 전압 강압 수단, 상기 외부 전원 전압에 관계없이 일정한 전위 레벨을 갖는 제1의 기준 전압을 발생하는 제1의 기준 전압 발생 수단, 상기 외부 전원 전압에 따라 변하는 제2의 기준 전압을 발생하는 제2의 기준 전압 발생 수단, 상기 제1의 기준 전압을 정입력에서 받고 상기 제2의 기준 전압을 부입력해서 받는 차동 증폭 수단및 상기 차동 증폭 수단의 출력이 저레벨에서 고레벨로 상승한후 소정 시간후 저레벨에서 고레벨로 상승하고 상기 차동 증폭 수단의 출력의 고레벨에서 저레벨로의 천이에 따라 저레벨로 떨어지는 제어 신호를 발생하여 상기 p채널 MOS트랜지스터의 게이트에 제어 신호를 인가하는 제어 신호 발생 수단을 구비하는 반도체 장치.
- 제11항에 있어서, 상기 차동 증폭 수단은 상기 외부 전원 전압을 하나의 동작 전원 전압으로서 사용하여 동작하고, 상기 제어 신호 발생 수단은 상기 차동 증폭 수단의 출력의 고레벨을 상기 전원 전압 레벨로 변환하는 레벨 변환 수단, 상기 전원 전압을 동작 전원 전압으로 해서 동작하여 상기 레벨 변환 수단의 출력의 저레벨에서 고레벨로의 상승을 일정 기간동안 지연시키는 타이머 수단및 상기 레벨 변환 수단의 출력과 상기 타이머 수단의 출력의 논리곱을 구하여 상기 제어 신호를 발생하는 출력 수단을 구비하는 반도체 장치.
- 제12항에 있어서, 상기 타이머 수단은 제1의 커패시터 수단, 상기 커패시터 수단의 충전 전위를 논리 반전하는 반전 수단, 상기 레벨 변환 수단의 출력이 고레벨일때 소정 주기를 갖는 클럭 신호를 통과시키는 게이트 수단, 상기 레벨 변환수단의 저레벨의 출력에 따라 상기 제1의 커패시터 수단을 충전하는 충전 수단및 상기 게이트 수단의 출력에 따라 차기 펌프 동작에 의해 상기 제1의 커패시터 수단의 충전 전위를 방전하는 차지 펌프 수단을 구비하는 반도체 장치.
- 외부 전원 전압을 받는 외부 전원 전압노드, 내부 전원 전압 노드에 내부 전원 전압을 발생하기 위해 상기 외부 전원 전압 노드로 부터의 외부 전원 전압을 강압 변환하는 전원 전압 강압 수단, 상기 내부 전원 전압 노드로 부터 내부 전원 전압을 받아서 상기 내부 전원 전압보다 높은 승압 전압을 승압선에 출력하는 승압 수단과 상기 전원 전압보다 높은 레벨로 상기 승압선의 전압을 클램프하기 위해 여러개의 이산적 클램프 레벨을 갖는 클램프 수단을 포함하며, 상기 클램프수단의 클램프 레벨은 상기 내부 전원 전압의 전압레벨을 기준으로 사용하여 선택되는 반도체 장치.
- 전원 전압을 받는 전원 전압 노드, 상기 전원 전압보다 높은 전압으로 승압된 승압선과 상기 전원 전압 노드 사이에 접속되고, 상기 승압선에 접속된 다이오드 접속 n채널 MOS트랜지스터 및 상기 n채널 MOS트랜지스터와 상기 전원 전압 노드사이에 접속된 p채널 MOS트랜지스터를 구비하는 클램프 수단과 상기 p채널 MOS트랜지스터의 게이트 전극의 전압을 제어하는 클램프 제어 수단을 포함하는 반도체 장치.
- 전원 전압의 증가중 상기 전원 전압이 적어도 제1의 전압 레벨일때 활성화되고 상기 전원 전압의 감소중 상기 전원 전압이 상기 제1의 전원 전압이하에 도달한후에 소정 시간후 비활성화 되는 클램프 레벨 제어 신호를 출력하는 클램프 제어 수단과 상기 전원 전압보다 높은 전압으로 승압된 승압선에 접속되고 상기 클램프 제어 수단에서의 클램프 제어 신호에 따라 상기 승압선의 전압 레벨을 클램프하는 클램프수단을 포함하며, 상기 클램프 수단은 상기 클램프 제어 수단에서의 클램프 레벨 제어 신호가 활성화될때 감소한 클램프 레벨과 소정위 전압 레벨의 합과 동일한 전압으로 상기 승압선의 전압을 클램프하는 수단을 구비하는 반도체 장치.
- 전원 전압의 증가중 상기 전원 전압이 적어도 제1의 전압될때 활성화되고 상기 전원 전압의 감소중 상기 전원 전압이 상기 제1의 전압보다 낮은 제2의 전압에 도달할때 비활성화되는 클램프 레벨 제어 신호를 출력하는 클램프 제어 수단과 상기 전원 전압보다 높은 전압으로 승압된 승압선에 접속되고 상기 클램프 제어 수단으로 부터의 클램프 레벨 제어 신호에 따라 상기 승압선의 전압을 클램프하는 클램프 수단을 포함하며, 상기 클램프 수단은 상기 클램프 제어 수단으로 부터의 클램프 레벨 제어 신호가 활성화 될때 감소된 클램프 레벨과 소정의 전압의 합과 동일한 전압으로 상기 승압선의 전압을 클램프하는 수단을 구비하는 반도체 장치.
- 전원 전압 노드에 공급된 전원 전압보다 높은 전압 레벨을 갖는 승압 신호가 전승되는 승압선의 전압을 클램프하는 방법에 있어서, 상기 전원 전압 노드에 인가된 전압이 정상 동작 모드보다 높은 전압으로 설정될때 과전압 인가 모드의 동작중 제1의 레벨로 상기 승압선의 전압의 상한을 클램프하는 스텝과 상기 전원 전압 노드에 공급된 전압이 정상 동작 모드중 인가된 전압과 동일할때 제2의 레벨로 상기 승압선의 전압의 상한을 클램프하는 스텝을 포함하며, 상기 제1의 레벨과 상기 전원 전압사이의 차분은 상기 제2의 레벨과 상기 전원 전압사이의 차분보다 작은 클램프 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4289969A JP2838344B2 (ja) | 1992-10-28 | 1992-10-28 | 半導体装置 |
JP92-289969 | 1992-10-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940010513A true KR940010513A (ko) | 1994-05-26 |
KR0158901B1 KR0158901B1 (ko) | 1999-03-20 |
Family
ID=17750074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930019270A KR0158901B1 (ko) | 1992-10-28 | 1993-09-22 | 승압신호를클램프하는회로및방법 |
Country Status (4)
Country | Link |
---|---|
US (2) | US5510749A (ko) |
JP (1) | JP2838344B2 (ko) |
KR (1) | KR0158901B1 (ko) |
DE (1) | DE4332452C2 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100773399B1 (ko) * | 2006-10-23 | 2007-11-05 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
KR102359596B1 (ko) * | 2021-04-21 | 2022-02-08 | 주식회사 알씨테크 | 실캡 및 이를 포함하는 반도체 생산 설비 |
Families Citing this family (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5642073A (en) * | 1993-12-06 | 1997-06-24 | Micron Technology, Inc. | System powered with inter-coupled charge pumps |
JP3626521B2 (ja) | 1994-02-28 | 2005-03-09 | 三菱電機株式会社 | 基準電位発生回路、電位検出回路および半導体集積回路装置 |
JPH08111094A (ja) * | 1994-10-12 | 1996-04-30 | Nec Corp | スタチック型半導体記憶装置 |
US5731999A (en) * | 1995-02-03 | 1998-03-24 | Apple Computer, Inc. | Method of controlling clamp induced ringing |
KR0179551B1 (ko) * | 1995-11-01 | 1999-04-15 | 김주용 | 고전위 발생기 |
US5808883A (en) * | 1996-02-15 | 1998-09-15 | Harris Corporation | DC-to-DC converter having charge pump and associated methods |
JP3516556B2 (ja) * | 1996-08-02 | 2004-04-05 | 沖電気工業株式会社 | 内部電源回路 |
KR100200926B1 (ko) * | 1996-08-29 | 1999-06-15 | 윤종용 | 내부전원전압 발생회로 |
DE19653566A1 (de) * | 1996-12-20 | 1998-07-02 | Microchip Tech Inc | Spannungsfrequenzwandler |
JPH10199295A (ja) * | 1997-01-10 | 1998-07-31 | Fujitsu Ltd | 半導体集積回路 |
US5991221A (en) | 1998-01-30 | 1999-11-23 | Hitachi, Ltd. | Microcomputer and microprocessor having flash memory operable from single external power supply |
US6845046B1 (en) | 1997-01-31 | 2005-01-18 | Renesas Technology Corp. | Microcomputer and microprocessor having flash memory operable from single external power supply |
US7023729B2 (en) * | 1997-01-31 | 2006-04-04 | Renesas Technology Corp. | Microcomputer and microprocessor having flash memory operable from single external power supply |
DE19716430A1 (de) | 1997-04-18 | 1998-11-19 | Siemens Ag | Schaltungsanordnung zur Erzeugung einer internen Versorgungsspannung |
KR100267011B1 (ko) * | 1997-12-31 | 2000-10-02 | 윤종용 | 반도체 메모리 장치의 내부 전원 전압 발생 회로 |
JP3853513B2 (ja) * | 1998-04-09 | 2006-12-06 | エルピーダメモリ株式会社 | ダイナミック型ram |
US6111450A (en) * | 1998-07-15 | 2000-08-29 | Lucent Technologies, Inc. | Operating voltage adapting buffer |
TW504887B (en) * | 1998-10-20 | 2002-10-01 | Hitachi Eng Co Ltd | Voltage booster circuit apparatus and control method therefor |
JP3293577B2 (ja) | 1998-12-15 | 2002-06-17 | 日本電気株式会社 | チャージポンプ回路、昇圧回路及び半導体記憶装置 |
US6373753B1 (en) * | 1999-02-13 | 2002-04-16 | Robert J. Proebsting | Memory array having selected word lines driven to an internally-generated boosted voltage that is substantially independent of VDD |
US6356485B1 (en) | 1999-02-13 | 2002-03-12 | Integrated Device Technology, Inc. | Merging write cycles by comparing at least a portion of the respective write cycle addresses |
JP3506633B2 (ja) * | 1999-04-09 | 2004-03-15 | 沖電気工業株式会社 | 半導体装置 |
JP2001014877A (ja) * | 1999-06-25 | 2001-01-19 | Mitsubishi Electric Corp | 電圧発生回路およびそれを備えた半導体記憶装置 |
KR20010004070A (ko) * | 1999-06-28 | 2001-01-15 | 윤종용 | 클램핑 레벨 조정장치 |
US6351420B1 (en) | 2000-02-07 | 2002-02-26 | Advanced Micro Devices, Inc. | Voltage boost level clamping circuit for a flash memory |
US6240026B1 (en) * | 2000-03-07 | 2001-05-29 | Stmicroelectronics, Inc. | Bit line sense circuit and method for dynamic random access memories |
DK200001482A (da) | 2000-10-05 | 2002-04-06 | Forskningsct Risoe | Elektrokemisk celle og fremgangsmåde til fremstilling af samme. |
US7530076B2 (en) * | 2001-03-23 | 2009-05-05 | S2 Technologies, Inc. | Dynamic interception of calls by a target device |
JP2004532456A (ja) * | 2001-03-23 | 2004-10-21 | エス2・テクノロジーズ・インコーポレイテッド | 開発およびテストシステム並びに方法 |
JP4656747B2 (ja) * | 2001-03-30 | 2011-03-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4073708B2 (ja) * | 2001-07-25 | 2008-04-09 | 株式会社ルネサステクノロジ | 半導体集積回路 |
US6535424B2 (en) * | 2001-07-25 | 2003-03-18 | Advanced Micro Devices, Inc. | Voltage boost circuit using supply voltage detection to compensate for supply voltage variations in read mode voltage |
US6968157B2 (en) * | 2001-08-22 | 2005-11-22 | University Of Maryland | System and method for protecting devices from interference signals |
JP2003085997A (ja) * | 2001-09-07 | 2003-03-20 | Mitsubishi Electric Corp | 半導体記憶装置 |
US20030169107A1 (en) * | 2001-10-19 | 2003-09-11 | Lechevalier Robert | Method and system for proportional plus integral loop compensation using a hybrid of switched capacitor and linear amplifiers |
US20030169219A1 (en) * | 2001-10-19 | 2003-09-11 | Lechevalier Robert | System and method for exposure timing compensation for row resistance |
US6798275B1 (en) | 2003-04-03 | 2004-09-28 | Advanced Micro Devices, Inc. | Fast, accurate and low power supply voltage booster using A/D converter |
JP2005174432A (ja) | 2003-12-10 | 2005-06-30 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
DE10361724A1 (de) * | 2003-12-30 | 2005-08-04 | Infineon Technologies Ag | Spannungsregelsystem |
KR100529386B1 (ko) * | 2004-04-27 | 2005-11-17 | 주식회사 하이닉스반도체 | 래치-업 방지용 클램프를 구비한 반도체 메모리 소자 |
US20060022653A1 (en) * | 2004-07-29 | 2006-02-02 | Reed Byron M | System and method to mitigate transient energy |
US7248108B2 (en) * | 2004-12-29 | 2007-07-24 | Agere Systems Inc. | Power amplifier employing thin film ferroelectric phase shift element |
TWI310926B (en) | 2005-01-24 | 2009-06-11 | Himax Tech Inc | Source driver and source driving method |
KR100725380B1 (ko) * | 2005-07-28 | 2007-06-07 | 삼성전자주식회사 | 반도체 메모리 장치의 전압 발생 회로, 이를 포함하는반도체 메모리 장치 및 반도체 메모리 장치의 전압 발생방법 |
JP2008077705A (ja) * | 2006-09-19 | 2008-04-03 | Fujitsu Ltd | 半導体記憶装置 |
KR100816728B1 (ko) * | 2006-09-28 | 2008-03-27 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
JP5017032B2 (ja) * | 2007-09-14 | 2012-09-05 | パナソニック株式会社 | 電圧発生回路 |
US20100306743A1 (en) * | 2009-05-29 | 2010-12-02 | S2 Technologies, Inc | System and method for verifying code sequence execution |
JP5766992B2 (ja) * | 2011-03-24 | 2015-08-19 | トランスフォーム・ジャパン株式会社 | スイッチング回路装置 |
US20220157387A1 (en) * | 2020-11-19 | 2022-05-19 | Kioxia Corporation | Semiconductor memory and nonvolatile memory |
US11664058B1 (en) * | 2021-12-29 | 2023-05-30 | Macronix International Co., Ltd. | Memory device and operation method thereof |
US12094517B2 (en) * | 2022-11-28 | 2024-09-17 | Nanya Technology Corporation | Word line pump device of dynamic random access memory chip and clamp circuit thereof |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3714466A (en) * | 1971-12-22 | 1973-01-30 | North American Rockwell | Clamp circuit for bootstrap field effect transistor |
US3943496A (en) * | 1974-09-09 | 1976-03-09 | Rockwell International Corporation | Memory clocking system |
US4599520A (en) * | 1984-01-31 | 1986-07-08 | International Business Machines Corporation | Boosted phase driver |
JP2585530B2 (ja) * | 1986-04-23 | 1997-02-26 | 株式会社日立製作所 | 半導体集積回路装置 |
JPS62275395A (ja) * | 1986-05-23 | 1987-11-30 | Hitachi Vlsi Eng Corp | 半導体集積回路装置 |
US5142171A (en) * | 1988-04-05 | 1992-08-25 | Hitachi, Ltd. | Integrated circuit for high side driving of an inductive load |
JP2772530B2 (ja) * | 1988-12-05 | 1998-07-02 | 三菱電機株式会社 | 半導体集積回路装置 |
JPH0447591A (ja) * | 1990-06-14 | 1992-02-17 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP2946838B2 (ja) * | 1991-06-25 | 1999-09-06 | 日本電気株式会社 | 半導体集積回路 |
JP2797761B2 (ja) * | 1991-07-11 | 1998-09-17 | 日本電気株式会社 | パワーオン回路 |
US5329168A (en) * | 1991-12-27 | 1994-07-12 | Nec Corporation | Semiconductor integrated circuit device equipped with substrate biasing system selectively powered from internal and external power sources |
KR940005509B1 (ko) * | 1992-02-14 | 1994-06-20 | 삼성전자 주식회사 | 승압단속회로및이를구비하는출력버퍼회로 |
JP2812039B2 (ja) * | 1992-02-28 | 1998-10-15 | 日本電気株式会社 | 電気的に書込み・消去可能な不揮発性半導体記憶装置 |
-
1992
- 1992-10-28 JP JP4289969A patent/JP2838344B2/ja not_active Expired - Lifetime
-
1993
- 1993-09-22 KR KR1019930019270A patent/KR0158901B1/ko not_active IP Right Cessation
- 1993-09-23 DE DE4332452A patent/DE4332452C2/de not_active Expired - Lifetime
- 1993-10-01 US US08/130,576 patent/US5510749A/en not_active Expired - Lifetime
-
1995
- 1995-03-29 US US08/412,798 patent/US5537073A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100773399B1 (ko) * | 2006-10-23 | 2007-11-05 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
KR102359596B1 (ko) * | 2021-04-21 | 2022-02-08 | 주식회사 알씨테크 | 실캡 및 이를 포함하는 반도체 생산 설비 |
Also Published As
Publication number | Publication date |
---|---|
US5510749A (en) | 1996-04-23 |
KR0158901B1 (ko) | 1999-03-20 |
DE4332452C2 (de) | 1997-01-16 |
DE4332452A1 (de) | 1994-05-05 |
JPH06140889A (ja) | 1994-05-20 |
JP2838344B2 (ja) | 1998-12-16 |
US5537073A (en) | 1996-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940010513A (ko) | 승압 신호를 클램프하는 회로및 방법 | |
KR100293449B1 (ko) | 고전압발생회로 | |
US4090096A (en) | Timing signal generator circuit | |
US4961167A (en) | Substrate bias generator in a dynamic random access memory with auto/self refresh functions and a method of generating a substrate bias therein | |
KR960009394B1 (ko) | 동적 임의 접근 메모리용 전원 회로 | |
US7474143B2 (en) | Voltage generator circuit and method for controlling thereof | |
US5243228A (en) | Substrate bias voltage generator circuit | |
KR980006526A (ko) | 중간 전압 발생 회로 및 이것을 갖는 불휘발성 반도체 메모리 | |
US5602506A (en) | Back bias voltage generator | |
US4649289A (en) | Circuit for maintaining the potential of a node of a MOS dynamic circuit | |
US5631867A (en) | Semiconductor storage device requiring short time for program voltage to rise | |
KR19980058192A (ko) | 반도체 메모리 소자의 기판 전압 발생 회로 | |
US7126434B2 (en) | Oscillator circuit for semiconductor device | |
JP3735698B2 (ja) | 内部電圧発生回路 | |
KR20080043500A (ko) | 내부전압 검출기 및 이를 이용한 내부전압 발생장치 | |
KR100521360B1 (ko) | 전원 전압에 가변되지 않는 지연 회로 및 이를 포함하는반도체 메모리 장치 | |
KR900004191B1 (ko) | Rc시정수를 이용한 가변 클럭 지연회로 | |
US7102423B2 (en) | Voltage boosting circuit and method of generating boosting voltage, capable of alleviating effects of high voltage stress | |
KR970063246A (ko) | 기판 전압의 크기를 모드에 따라서 설정할 수 있는 반도체 기억 장치 | |
KR20030002508A (ko) | 안정적인 승압 전압을 발생시킬 수 있는 반도체 메모리장치의 승압 전압 발생 회로 | |
KR960032483A (ko) | 복수 범위의 전원 전압용 반도체 메모리 디바이스 | |
KR950012459A (ko) | 다(多)비트 출력 메모리 회로용 출력 회로 | |
US6667609B2 (en) | Current generating device with reduced switching time from an energy saving mode | |
US7990129B2 (en) | Reference voltage generating circuit | |
KR100203868B1 (ko) | 파워-온 리셋회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20130719 Year of fee payment: 16 |
|
EXPY | Expiration of term |