KR900004191B1 - Rc시정수를 이용한 가변 클럭 지연회로 - Google Patents

Rc시정수를 이용한 가변 클럭 지연회로 Download PDF

Info

Publication number
KR900004191B1
KR900004191B1 KR1019870002458A KR870002458A KR900004191B1 KR 900004191 B1 KR900004191 B1 KR 900004191B1 KR 1019870002458 A KR1019870002458 A KR 1019870002458A KR 870002458 A KR870002458 A KR 870002458A KR 900004191 B1 KR900004191 B1 KR 900004191B1
Authority
KR
South Korea
Prior art keywords
clock
delay
terminal
precharge
capacitor
Prior art date
Application number
KR1019870002458A
Other languages
English (en)
Other versions
KR880012006A (ko
Inventor
최윤호
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019870002458A priority Critical patent/KR900004191B1/ko
Priority to US07/169,491 priority patent/US4897559A/en
Priority to JP63064660A priority patent/JPH0758887B2/ja
Publication of KR880012006A publication Critical patent/KR880012006A/ko
Application granted granted Critical
Publication of KR900004191B1 publication Critical patent/KR900004191B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H03K5/134—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices with field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

RC시정수률 이용한 가변 클럭 지연회로
제 1 도는 종래의 클럭지연 회로도.
게 2 도는 (2a)는 제 1 도의 제1, 2클럭발생회로(CGl,CG2)중의 어느 하나의 구체회로도. (2b)는 (2A)의 동작 타이밍도.
제 3 도는 본 발명에 따른 회로도.
제 4 도는 본 발명에 따른 제 3 도의 동작 타이밍도.
* 도면의 주요 부분에 대한 부호의 설명
M31-M34, M37 : 엔모스트랜지스터 R1 : 가변저항
C1 : 캐패시터 CGA,CGB : 클럭발생기
본 발방명은 반도체 메모리장치에서 클럭 지연회로에 관한 것으로, 특히 저항 및 캐패시터에 의한 시정수(Time Constant)를 이용한 가변클럭 지연회로에 관한 것이다.
일반적으로 반도체 메모리 장치는 기능에 따라 여러동작클럭(Operation Clock)간의 소정 지연시간을 필요로 하게 된다.
제 1 도는 종래의 클럭지연회로로, 제 1클럭발생회로(CG1)의 출력단(10)에 가변저항(R)을 연결하고, 이어서 캐패시터(C)를 연결하여 접지시키며, 상기 가변저항(R)과 캐패시터(C)의 병렬 연결횔로로부터 제 2 클럭발생회로(CG2)의 입력단(11)을 접속하도록 구성되어 있다.
제 2 도 (2a)는 제 1 도의 제1, 2클릭발생회로(CGl,CG2)중 하나의 클럭발생회로를 구체적으로 나타낸 회로이고,(2b)도는 제 2 도의 (2a)도의 동작 타이밍도로,(2a)는 프리차아지 클럭신호이고,(2b)는 입력신호단(Iin)의 입력예이고,(2c)는 상기 (2b)신호에 따른 출력신호단(Oout)의 출력예이다.
상기한 제1,2도를 참조하여 종래의 클럭지연 동작을 상세히 설명하면, 제 1 도에서 제 1 클럭 발생회로(CGl)의 출력 즉, 노드(10)가"하이"가 될때 가변저항(R)을 통해 캐패시터(C)를 차이지업(charge up)하면서 노드(11)를 통해 제2클럭발생회로(CG2)의 입력으로"하이"를 인가하여 제 2 클럭발생의로(CG2)를 구동하도록 되어 있다.
상기 제 2 도의 동작을 구체적으로 살펴보면,(2B)도 (2a)파형의 프리차아지 클력에 의하여 엔모스트랜지스터(M3)가 온되어, 노드(13)는 OV로 되고, 이때 엔모스트랜지스터(M2)가 오프된다. 이로 인하여 상기 엔모스트랜지스터(M2)의 드레인단. 노드(14)에 걸리는 전압은 엔모스트랜지스터(M4)에 의해 전원전압(Vcc)-엔모스트랜지스터(M2)의 드레쉬홀드전압(VT)으로 된다(Vcc-VT). 이때 입력신호단(Iin)의 (2b)와 같이 입력전압이 "하이"로 될때 엔모스트랜지스터(MI)가 온이 되고, 이 시점에서(2a)에 의해 엔모스트랜지스터(M3)가 오프되어 있으므로, 노드(13)에 걸리는 전압은 입력신호단(Iin)의 입력전압(Vin)-엔모스트랜지스터(M3)의 드레쉬홀드 전압(VT)으로된다(Vin-VT). 그러나 이때 상기 노드(13)가 Vin-VT〉VT이면, 엔모스트랜지스터(M2)가 턴온되어 노드(14)는 OV로 되고, 이로써 엔모스트랜지스터(M10, M12)가 오프되므로 엔모스트랜지스터(Mll)를 통해 전원전압(Vcc)이 출력단(Oout)으로 공급되어 (2c)와 같은 신호를 발생할 수 있다.
상기에서 발생된 출력이 제 1 도의 노드(10)에서 전원전압(Vcc)만큼 변화하였을때 노드(11)는 가변저항(R)과 캐꽤시터(C)에 의한 시정수후에 전원전압(Vcc)의 63%만큼 변화한다.
따라서 상기한 바와같이 입력전압(Vin)이 2VT이상일때 출력단(Oout)으로부터 발생된 신호가 원하는 소정의 RC시정수 효과를 얻지 못하므로 활용상 문제가 있었다.
예를들어, 전원전압(Vcc)이 5V이고, 드레쉬홀드전압(VT) 이 0.8V일때. RC시정수후의 제 2 클럭발생회로(CG2)의 입력은 3.15V(5×0.63=3.15V)이나 그 이전에, 즉, Vin=2VT=1.6V에서 출력단(Oout)의 출력이 제 2 클럭발생회로(CG2)에서 발생하게 되어 시정수의 반정도밖에 효과를 얻을 수 없다. 그러나 전원진압(Vcc)이3V이라하면 RC시정수후의 입력전압(Vin)은 제 1 도 노드(11)에서 1.89V(3V×0.63=1.89V)가 되어 상기한 Vin=2VT=1.6V에서 제 2 클럭발생회로(CG2)의 클럭이 발생하게 되므로 거의 시정수단큼의 클럭간의 지연을 얻게되나 상기한 바와같이 전원전압(Vcc)의 변화에 따라 클럭간의 지연변화폭이 심하여"하이"전원전압(Vcc)에서는 적은양의 지연이 얻어지고,:로우"전원전압(Vcc)에서는 많은 량의 지연이 얻어져 안정화를 이루지 못하는 결점이 있었다.
따라서 본 밭명의 목적은 순수하게 R.C값에만 의존하여 지연을 결정함으로 전원전압 레벨의 차이에 따른 지연절대량의 변화를 제거할 수 있는 회로를 제공함에 있다.
본 발명의 다믄 목적은 부우스트(Boosted) 클럭을 이용한 프리차아지(Precharge)방식으로 전원진압의 범프(Bump)에서 발생시킬 수 있는 여분의 지연을 제거할 수 있는 회로를 제공함에 있다.
이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.
제 3 도는 본 발명에 따른 회로도로서, M31-M34는 엔모스트랜지스터, R1은 가변저항, C1은 캐패시터이며, 단자(35)는 프리차아지 클럭단이고, 단자(36)은 부우스트 프리차아지 클럭단이며, CGA, CGB는 클럭발생기로 제 1 도의 제1, 2클럭발생회로(CGl, CG2)와 동일함을 밝혀둔다.
상기 프리차아지 클럭단(35)을 엔모스트랜지스터(M31,32)의 드레이단에 접속하고, 상기 부우스트 프리차아지 클럭단(36)을 상기 엔모스트랜지스터(M31,M32)의 케이트단에 접속하여 프리차아지 기간동안 전원전압이 변동하더라도 상기 프리차아지 클럭단(35)의 입력 지연과 범퍼 다운에 의한 지연을 방지하는 제 1수단(300)과, 가변 저항(R1)꽈 캐패시터(C1)로 구성되는 지연수단과, 클럭발생기(CGA)의 출력단을 엔모스트랜지스터(M37,M33)의 게이트에 연결하고 상기 지연수단의 출력단을 엔모스트랜지스터(M34)의 게이트에 연결하고 상기 엔모스트랜지스터(M33) 소오스단과 엔모스트랜지스티(M34)의 드레인단이 연결된 노드(40)에 클럭발생기(CGB)의 입력단을 연결한 제2수단(400)으로 구성된다.
한편, 상기 지연수단은 상기 엔모스트랜지스터(M31)의 소오스단과 엔모스트랜지스터(M37)의 드레인단간의 노드(38)로부터 가변처항(R1)을 연결한 후 캐피시터(C1)를 병렬로 연결하여 접지시키며, 상기 가변저항(R1)과, 캐패시터(C1)를 연결한 노드(39)로부터 상기 엔모스트랜지스터(M32)의 소오스단을 접속하고, 이어서 상기 엔모스트랜지스터(M34)의 게이트단이 접속된다.
제 4 도는 본 발명에 따른 제 3 도의 동작 파형도로서,(4a)는 제 3 도의 프리차아지 클럭단(35)의 입력 파형이고,(4b)는 제 3 도의 부우스트 프리차아지 클럭단(36)의 입력파형으로 (4a)가 5V이라 가청하면 (4b)는 7V정도가 된다.
(4c)는 클럭발생기(CGA)의 발생신호이고,(4d)는 상기 클럭발생기(CGA)의 입력을 받아 가변 클럭 변환으로 상기 클럭발생기(CGB)의 출력 신호 파형이다.
따라서 본 발명의 구체적 일실시예를 제 3,4도를 참조하여 상세히 설명하면, 프리차아지 시간동안 프리차아지 클럭단(35)으로 (4a)와 같은 프리차아지 클럭신호가 입력되고, 부우스트 프리차아지 클럭단(36)으로(4b)와 같이 부우스트 프리차아지 클럭이 엔모스트랜지스터(M31)과 (M32)의 게이트에 인가될 때(4b)가(4a)브다 2V정도 전압이 더 높으므로 엔모스트랜지스터(M31)과 (M32)는 턴온되어 엔모스트랜지스터(M31,M32)를 통해 상기 (4a)의 프리차아지 클럭의 전압이 노드(38)과 노드(39)에 동시에 프리차아지된다. 그리고 액티브 시간에 클럭발생기(CGA)의 출력이 엔모스트랜지스터(M37,M33)를 동시에 턴온시키는데, 이 때 엔모스트랜지스터(M34)는 엔모스트랜지스터(M33)에 비해 사이즈(Size)가 큰 트랜지스터이므로 노드(39)가 드레쉬홀드전압(VT)의 이하로 "로우"되도록 디스차이지 될 때 엔모스트랜지스터M34)가 턴오프되어지므로 노드(40), 즉, 클럭발생기(CGB)의 입력은 "하이"가 된다.
따라서 노드(39)의 상태는 가변저항(Rl)과 엔모스트랜지스터(M37)를 통해 디스차아지하여 드레쉬 홀드전압(VT)이하로 떨어질 때 엔모스트랜지스터(M37)는 오프되어 노드(40)의 출력이 "하이"가 되도록 한다.이때 상기 엔모스트랜지스터(M37)의 콘덕턴스(Conductance)를 크게하기 위해 엔모스트랜지스터(M37)의 사이즈를 크게하여 시정수가 인위적으로 가변저항(R1)에 의존하도록 한다. 인위적으로 가변저항(Rl)의 조정에 따라 필요한 만큼의 지연을 얻을 수 있다.
상기에서 노드(38)와 노드(39)를 분리해서 프리차아지하는 이유는 상기 각 노드(38,39)를 신속히 프리차아지 하기 위해 가변저향(R1)에 의해 발생될 수 있는 프리차아지하는 시간의 지연을 방지하기 위함이고,(4b)와 같이 부우스트프리차아지 클럭신호를 엔모스트랜지스터(M31,M52)의 케이트에 인가하여 노드(38)와 노드(39)를 동시에 프리차아지하는 이유는(4a)와 같은 프리차아지 클럭신호가 엔모스트랜지스터(M3l,M32)를 통해 노드(38)과 노드(39)에 전압 강하없이 인가되므로 프리차아지하는 시간동안 전원전압(Vcc)어 변할때 부우스트 프리차아지 클럭단(36)의 입력의 변화로 엔모스트랜지스터(M31,M32)를 오프시켜(4a)와같은 전환 프리차아지 클럭신호가 노드(38)과 노드(39)에 프리차아지 공급이 중단되도록 변화시켜 준다. 이는 네가티브(Negative) 전원전압(Vcc)의 범프다운(Bump Down)에 대해 노드(38)와 노드(39)에 높은 전압으로 갇혀졌기 때문에 여분의 지연이 더 발생되는 것을 방지해주는 것으로 RC방전 개념과 같이 본 발명의 또 다른 핵심을 이루고 있다. 즉, 본 발명에서는 얻어지는 클럭간의 지연이란 노드(39)가 전원전압(Vcc)에서 엔모스트랜지스터(M34)를 턴오프시키는 드레쉬홀드전압(VT)까지 변화하는 시간이므로 전원전압(Vcc) 절대값의 변화에 무관한 지연쪽을 얻을 수 있다.
상술한 바와같이 순수하게 RC값에서만 의존하여 지연을 결정함으로서 전원전압 변동 레벨의 차이에 따른지연 절대량의 변화를 제거한 장점과 부우스트 클럭을 이용한 프리차아지 방식으로 전원전압 범프에서 발생될 수 있는 여분의 지연을 제거한 이점이 있다.

Claims (3)

  1. 클럭발생기(CGA)와 클럭발생기(CGB)간에 가변저항(R1)과 캐패시터(C1)로 구성되는 지연수단을 구비한 반도체 메모리 장치의 가변 클럭지연 회로에 있어서, 부우스트 프리차아지 클럭단(36)의 입력신호에 의해 상기 가변저항(R1)과 캐패시터(C1)의 지연수단으로 프리차아지 기간동안 드리차아지되고 전원전압의 변동시 프리차아지클럭단(35)의 입력의 지연과 범프다운에 의한 지연을 방지하는 제 1수단(300)과, 상기 클럭 발생기(CGA)의 출력에 의해 상기 제 1수단의 출력으로부터 프리차아지된 상기 지연수단의 가변저항(R1), 캐패시터(C1)에 의해 결정되는 츨력으로 사이즈가 큰 출력측 트랜지스터를 동작시켜 상기 클럭발생기(CGB)를 구동하기위한 클럭신호를 발생하는 제 2수단(400)으로 구성함을 특징으로하는 RC시정수를 이용한 가변 클럭 지연회로.
  2. 제 1 항에 있어서, 제 1수단(300)이 상기 지연수단의 가변저항(R1)의 연결노드(38)에 엔모스트랜지스터(M31)의 소오스단을 접속하고, 캐패시터(C1)의 연결노드(39)에 엔모스트랜지스터(M32)의 소오스단을 접속하며 부우스트 프리차아지 클럭단(36)을 상기 엔모스트랜지스터(M31,M32)의 게이트에 연결하고, 상기 엔모스트렌지스터(M31,M32)의 드레인단에 프리차아지 클럭단(35)이 연결되어 상기 지연수단의 노드(38,39)를 분리하여 동시에 프리차아지 되도록 구성항을 특징으로하는 RC시정수를 이용한 가변 클럭 지연회로.
  3. 제 1 항에 있어서, 제 2수단(400)이 전원전압(Vcc)에 엔모스트랜지스터(M33)의 드레인단을 접속하고, 상기 지연수단의 가변저항(R1)의 연결노드(38)에 상기 엔모스트랜지스터(M33)보다 사이즈가 큰 엔모스트랜지스터(M37)의 드레인단을 연결하고, 상기 지연수단의 상기 캐패시터(C1)의 연결노드(39)에 상기 엔모스트랜지스터(M33)보다 사이즈가 큰 엔모스트랜지스터(M34)의 게이트를 접속하고, 클럭발생기(CGA)의출력단이 상기 엔모스트랜지스터(M37,M33)의 게이트에 연결되며, 상기 엔모스트랜지스티(M33)의 소우스단과 엔모스트랜지스터(M34)의 드레인단이 노드(40)에 접속되어 상기 클럭발생기(CGB)를 구동되도록 구성됨을 특징으로하는 RC시정수를 이용한 가변 클럭 지연회로.
KR1019870002458A 1987-03-18 1987-03-18 Rc시정수를 이용한 가변 클럭 지연회로 KR900004191B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019870002458A KR900004191B1 (ko) 1987-03-18 1987-03-18 Rc시정수를 이용한 가변 클럭 지연회로
US07/169,491 US4897559A (en) 1987-03-18 1988-03-17 Variable clock delay circuit utilizing the R-C time constant
JP63064660A JPH0758887B2 (ja) 1987-03-18 1988-03-17 Ｒｃ時定数を利用した可変クロック遅延回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870002458A KR900004191B1 (ko) 1987-03-18 1987-03-18 Rc시정수를 이용한 가변 클럭 지연회로

Publications (2)

Publication Number Publication Date
KR880012006A KR880012006A (ko) 1988-10-31
KR900004191B1 true KR900004191B1 (ko) 1990-06-18

Family

ID=19260121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870002458A KR900004191B1 (ko) 1987-03-18 1987-03-18 Rc시정수를 이용한 가변 클럭 지연회로

Country Status (3)

Country Link
US (1) US4897559A (ko)
JP (1) JPH0758887B2 (ko)
KR (1) KR900004191B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068553A (en) * 1988-10-31 1991-11-26 Texas Instruments Incorporated Delay stage with reduced Vdd dependence
NL8901033A (nl) * 1989-04-25 1990-11-16 Philips Nv Stuurschakeling voor ten minste een klokelektrode van een geintegreerd circuit.
JP2932722B2 (ja) * 1991-02-28 1999-08-09 日本電気株式会社 電流駆動回路
FR2707058B1 (ko) * 1993-06-23 1995-09-15 Sgs Thomson Microelectronics
US7230467B1 (en) 2005-03-24 2007-06-12 Cirrus Logic, Inc. Constant edge generation circuits and methods and systems using the same
US7339405B2 (en) * 2006-02-02 2008-03-04 Mediatek, Inc. Clock rate adjustment apparatus and method for adjusting clock rate
US7760003B2 (en) * 2006-10-17 2010-07-20 Mediatek Inc. Controllable resistive circuit for providing a continuous variable resistance

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3349255A (en) * 1965-04-20 1967-10-24 Burroughs Corp Delay multivibrator
US3590280A (en) * 1969-11-18 1971-06-29 Westinghouse Electric Corp Variable multiphase clock system
US3898479A (en) * 1973-03-01 1975-08-05 Mostek Corp Low power, high speed, high output voltage fet delay-inverter stage
US4061933A (en) * 1975-12-29 1977-12-06 Mostek Corporation Clock generator and delay stage
JPS5850452B2 (ja) * 1978-03-15 1983-11-10 株式会社ケンウッド パルス整形回路
JPS5915527B2 (ja) * 1978-03-15 1984-04-10 株式会社ケンウッド 単安定マルチバイブレ−タ
US4554464A (en) * 1982-08-30 1985-11-19 Motorola, Inc. Propagation delay generator
JPS59108418A (ja) * 1982-12-14 1984-06-22 Pioneer Electronic Corp 信号発生回路
JPS6063685A (ja) * 1983-09-16 1985-04-12 Nec Corp 座標入力装置用雑音除去回路
JPS62183621A (ja) * 1986-02-08 1987-08-12 Fujitsu Ltd クロツク発生回路
US4751407A (en) * 1986-12-19 1988-06-14 Hughes Aircraft Company Self-timing circuit
US4788462A (en) * 1987-02-12 1988-11-29 United Technologies Corporation Power-On-Reset (POR) circuit

Also Published As

Publication number Publication date
JPS6477217A (en) 1989-03-23
US4897559A (en) 1990-01-30
JPH0758887B2 (ja) 1995-06-21
KR880012006A (ko) 1988-10-31

Similar Documents

Publication Publication Date Title
US5808506A (en) MOS charge pump generation and regulation method and apparatus
US6373324B2 (en) Voltage blocking method and apparatus for a charge pump with diode connected pull-up and pull-down on boot nodes
EP0515065A1 (en) Bias start-up circuit
KR940010513A (ko) 승압 신호를 클램프하는 회로및 방법
JPS6020394A (ja) 電源切換回路
US6208197B1 (en) Internal charge pump voltage limit control
KR980006526A (ko) 중간 전압 발생 회로 및 이것을 갖는 불휘발성 반도체 메모리
US6466079B1 (en) High voltage charge pump for providing output voltage close to maximum high voltage of a CMOS device
US5675279A (en) Voltage stepup circuit for integrated semiconductor circuits
US7482847B2 (en) Power-on reset circuit
JPH06153493A (ja) チャージポンプ回路
US4638182A (en) High-level CMOS driver circuit
KR900004191B1 (ko) Rc시정수를 이용한 가변 클럭 지연회로
EP0052504B1 (en) Semiconductor buffer circuit
US5796295A (en) Reference for CMOS memory cell having PMOS and NMOS transistors with a common floating gate
KR930003010B1 (ko) Mos 드라이버회로
US4352996A (en) IGFET Clock generator circuit employing MOS boatstrap capacitive drive
US7053945B1 (en) Image sensor having boosted reset
US4716303A (en) MOS IC pull-up circuit
KR0149224B1 (ko) 반도체 집적장치의 내부전압 승압회로
JPH07113862B2 (ja) 基準電圧発生回路
JPH11214978A (ja) 半導体装置
JPH0799772A (ja) 昇圧回路および電位制御昇圧回路
US6353560B1 (en) Semiconductor memory device
KR100732253B1 (ko) 반도체 장치의 부스팅 회로

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050506

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee