JPS5915527B2 - 単安定マルチバイブレ−タ - Google Patents
単安定マルチバイブレ−タInfo
- Publication number
- JPS5915527B2 JPS5915527B2 JP53029655A JP2965578A JPS5915527B2 JP S5915527 B2 JPS5915527 B2 JP S5915527B2 JP 53029655 A JP53029655 A JP 53029655A JP 2965578 A JP2965578 A JP 2965578A JP S5915527 B2 JPS5915527 B2 JP S5915527B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- transistor
- monostable multivibrator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/033—Monostable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/284—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator monostable
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
Description
【発明の詳細な説明】
本発明は単安定マルチバイブレータの改良に関する。
従来の単安定マルチバイブレータは第１図に示す如くゲ
ート回路（たとえばオア回路）１と、微分コンデンサ４
と微分抵抗５とからなる微分回路６と、微分回路６の出
力を入力とする電圧比較回路（たとえばインバータ）７
と、トランジスタ２からなる飽和型のスイッチ回路であ
って、かつゲート回路１の出力を入力とし波形整形して
微分回路６を駆動する駆動回路３とから構成し、電圧比
較回路７の出力をゲート回路１の一方の入力として帰還
し、ゲート回路１の他方の入力端子ＩＮに外部入力を印
加し、否定回路７の出力端子ＯＵＴから単安定マルチバ
イブレータの出力を得ていた。
ート回路（たとえばオア回路）１と、微分コンデンサ４
と微分抵抗５とからなる微分回路６と、微分回路６の出
力を入力とする電圧比較回路（たとえばインバータ）７
と、トランジスタ２からなる飽和型のスイッチ回路であ
って、かつゲート回路１の出力を入力とし波形整形して
微分回路６を駆動する駆動回路３とから構成し、電圧比
較回路７の出力をゲート回路１の一方の入力として帰還
し、ゲート回路１の他方の入力端子ＩＮに外部入力を印
加し、否定回路７の出力端子ＯＵＴから単安定マルチバ
イブレータの出力を得ていた。
この単安定マルチバイブレータをリニア集積回路とした
場合には、飽和型のトランジスタスイッチ回路で構成さ
れているため、集積回路のサブストレートに高周波電流
が流れて異常現象が発生し、単安定マルチバイブレータ
の動作が安定しない欠点があった。
場合には、飽和型のトランジスタスイッチ回路で構成さ
れているため、集積回路のサブストレートに高周波電流
が流れて異常現象が発生し、単安定マルチバイブレータ
の動作が安定しない欠点があった。
そこで集積回路とする場合には、総ての回路を非飽和型
の回路にする必要がある。
の回路にする必要がある。
非飽和型回路としては第２図に示す如く、トランジスタ
８および９のエミッタを共通に接続し、その共通接続点
を定電流源１０を通して接地し、トランジスタ８のコレ
クタは負荷抵抗γを通し、トランジスタ９のコレクタは
直接に電源子Ｂに接続した差動増幅器が用いられる。
８および９のエミッタを共通に接続し、その共通接続点
を定電流源１０を通して接地し、トランジスタ８のコレ
クタは負荷抵抗γを通し、トランジスタ９のコレクタは
直接に電源子Ｂに接続した差動増幅器が用いられる。
しかし、上記の第２図に示した差動増幅器を第１図に示
した駆動回路３に代って駆動回路３′として使用した場
合、駆動回路３′の出力の基準側レベル（本明細書にお
いて、正のパルスの低レベル側および負のパルスの高レ
ベル側を基準側レベルと記す。
した駆動回路３に代って駆動回路３′として使用した場
合、駆動回路３′の出力の基準側レベル（本明細書にお
いて、正のパルスの低レベル側および負のパルスの高レ
ベル側を基準側レベルと記す。
）は電源子Ｂの電圧ｖＢに依存し問題はないが、振幅側
レベル（本明細書においては、正のパルスの高レベル側
および負のパルスの低レベル側を振幅側レベルと記す。
レベル（本明細書においては、正のパルスの高レベル側
および負のパルスの低レベル側を振幅側レベルと記す。
）は定電流源１０の電流に依存し、定電流源１０の雑音
電流に従って変動する。
電流に従って変動する。
このため駆動回路３′の出力の振幅側レベルは変動し、
微分回路６を駆動する駆動パルスの振幅の変化が単安定
マルチバイブレークの出力パルス幅の変動となって現わ
れる欠点があった。
微分回路６を駆動する駆動パルスの振幅の変化が単安定
マルチバイブレークの出力パルス幅の変動となって現わ
れる欠点があった。
そこで第２図に示した駆動回路３′を用いた単安定マル
チバイブレータをたとえばＦＭ受信機のパルスカウント
検波器に使用した場合、出力パルス幅の変化は検波器出
力の直流電圧の変化として現われ、検波器出力のＳＮ比
を悪化させる不都合があった。
チバイブレータをたとえばＦＭ受信機のパルスカウント
検波器に使用した場合、出力パルス幅の変化は検波器出
力の直流電圧の変化として現われ、検波器出力のＳＮ比
を悪化させる不都合があった。
一方、第３図は本発明者が先に発明した各回路を含めて
構成した単安定マルチバイブレータの一実施例の回路図
である。
構成した単安定マルチバイブレータの一実施例の回路図
である。
第３図においてゲート回路１１．駆動回路３′クリップ
回路１４、微分回路１５および電圧比較回路１６を縦続
接続し、駆動回路３′に飽和防止回路１３を接続し、電
圧比較回路１６の出力をゲート回路１の一方の入力とし
て帰還して構成する。
回路１４、微分回路１５および電圧比較回路１６を縦続
接続し、駆動回路３′に飽和防止回路１３を接続し、電
圧比較回路１６の出力をゲート回路１の一方の入力とし
て帰還して構成する。
駆動回路３′は第２図に示した回路と同一構成の差動増
幅器と、トランジスタ８のコレクタにベースを接続した
トランジスタ１９と定電流源２１からなるエミッタホロ
ワ回路とで構成し、抵抗１１および１２はトランジスタ
９０ベースにベースバイアス電圧を与える抵抗である。
幅器と、トランジスタ８のコレクタにベースを接続した
トランジスタ１９と定電流源２１からなるエミッタホロ
ワ回路とで構成し、抵抗１１および１２はトランジスタ
９０ベースにベースバイアス電圧を与える抵抗である。
エミッタホロワ回路は出力インピーダンスを下げること
により１駆動回路３′の駆動能力を上げるためのもので
ある。
により１駆動回路３′の駆動能力を上げるためのもので
ある。
飽和防止回路１３は駆動回路３′のトランジスタ８の負
荷抵抗７０両端にコレクタおよびエミッタを接続したト
ランジスタ１７と、トランジスタ１７０ベースにベース
バイアス電圧を与えるバイアス電源１８とから構成する
。
荷抵抗７０両端にコレクタおよびエミッタを接続したト
ランジスタ１７と、トランジスタ１７０ベースにベース
バイアス電圧を与えるバイアス電源１８とから構成する
。
クリップ回路１４はトランジスタ２０とベースバイアス
電源２２とで構成される。
電源２２とで構成される。
駆動回路３′のトランジスタ１９のエミッタと、トラン
ジスタ２０のエミッタとは共通に接続され、その共通接
続点は定電流源２１を通して接地され、トランジスタ１
９および２０のコレクタは直接電源子Ｂに接続されて差
動増幅器を構成している。
ジスタ２０のエミッタとは共通に接続され、その共通接
続点は定電流源２１を通して接地され、トランジスタ１
９および２０のコレクタは直接電源子Ｂに接続されて差
動増幅器を構成している。
微分回路１５は、駆動回路３′のトランジスタ１９のエ
ミッタ出力を入力とする微分コンデンサ４と微分抵抗か
らなる通常の微分回路に、さらに微分出力端とアース間
にエミッタおよびコレクタを接続したトランジスタ２３
と、トランジスタ２３０ベースにベースバイアス電圧を
与える電源２４とで構成したクランプ回路が付加しであ
る。
ミッタ出力を入力とする微分コンデンサ４と微分抵抗か
らなる通常の微分回路に、さらに微分出力端とアース間
にエミッタおよびコレクタを接続したトランジスタ２３
と、トランジスタ２３０ベースにベースバイアス電圧を
与える電源２４とで構成したクランプ回路が付加しであ
る。
電圧比較回路１６は、微分回路１５の出力を入力とする
トランジスタ２５のエミッタと、トランジスタ２６のエ
ミッタを共通に接続して、その共通点を定電流源２７を
通して接地し、トランジスタ２５と２６のコレクタは負
荷抵抗２８および２９を通してそれぞれ各別に電源子Ｂ
に接続し、トランジスタ２６のベースにスレシュホルト
電源３０の電圧を印加するように構成し、トランジスタ
２５のコレクタ出力をゲート回路１の一方入力端子に帰
還し、トランジスタ２６のコレクタ出力から単安定マル
チバイブレークの出力を得るようにする。
トランジスタ２５のエミッタと、トランジスタ２６のエ
ミッタを共通に接続して、その共通点を定電流源２７を
通して接地し、トランジスタ２５と２６のコレクタは負
荷抵抗２８および２９を通してそれぞれ各別に電源子Ｂ
に接続し、トランジスタ２６のベースにスレシュホルト
電源３０の電圧を印加するように構成し、トランジスタ
２５のコレクタ出力をゲート回路１の一方入力端子に帰
還し、トランジスタ２６のコレクタ出力から単安定マル
チバイブレークの出力を得るようにする。
以上の第３図に示した単安定マルチバイブレータにおい
て、入力端子ＩＮに第４図ａに示した外部パルスが印加
されると、第４図すに示したゲート回路１の出力信号が
１駆動回路３′に印加され、駆動回路３′により整形、
反転されインピーダンス変換されて出力される。
て、入力端子ＩＮに第４図ａに示した外部パルスが印加
されると、第４図すに示したゲート回路１の出力信号が
１駆動回路３′に印加され、駆動回路３′により整形、
反転されインピーダンス変換されて出力される。
一方、電圧比較回路１６の入力のキャリヤ、ノイズ比を
向上させることにより、単安定マルチバイブレータの出
力パルス幅の雑音による変動を抑えることができる。
向上させることにより、単安定マルチバイブレータの出
力パルス幅の雑音による変動を抑えることができる。
このため微分回路の１駆動パルスの振幅は大きい方が望
ましい。
ましい。
しかし微分回路の駆動回路として、第２図に示した差動
増幅器を使用する場合は、その出力を大きくとれば電源
子Ｂの電圧ｖＢの、定電流源１０の電流■１ のおよび
負荷抵抗７の抵抗値Ｒ１のそれぞれのばらつきおよびド
リフトによってもトランジスタ８は飽和しやすい。
増幅器を使用する場合は、その出力を大きくとれば電源
子Ｂの電圧ｖＢの、定電流源１０の電流■１ のおよび
負荷抵抗７の抵抗値Ｒ１のそれぞれのばらつきおよびド
リフトによってもトランジスタ８は飽和しやすい。
このためトランジスタ８が飽和しないように飽和防止回
路１３を設けである。
路１３を設けである。
ベース・バイアス電源１８の電圧Ｅ１ は、トランジス
タ８０オン状態時にそのコレクタ電圧がゲート回路１の
出力のハイレベルより下がってトランジスタ８が飽和す
ることを防止するために、ゲート回路１の出力のハイレ
ベルをｖｓとすれば、Ｖｓ ＋ＶＢＥ＜Ｅｌに選択しで
ある。
タ８０オン状態時にそのコレクタ電圧がゲート回路１の
出力のハイレベルより下がってトランジスタ８が飽和す
ることを防止するために、ゲート回路１の出力のハイレ
ベルをｖｓとすれば、Ｖｓ ＋ＶＢＥ＜Ｅｌに選択しで
ある。
ここでＶＢＥはトランジスタ１７０ベース・エミッタ間
の順方向しきい値である。
の順方向しきい値である。
いま、１駆動回路３′の出力は、その基準側レベルは電
源子Ｂの電圧ｖＢであり、振幅側レベルは（ＶＢ−Ｉ、
Ｒ１）の電圧になる。
源子Ｂの電圧ｖＢであり、振幅側レベルは（ＶＢ−Ｉ、
Ｒ１）の電圧になる。
しかし、振幅側レベルは（ｖＢＩＩＲＩ ） ＜（ＥＩ
ＶＢＥ ）ノ関係が満たされるとき（Ｅｌ−ｖＢ、
、、 ）の電圧でクリップされる。
ＶＢＥ ）ノ関係が満たされるとき（Ｅｌ−ｖＢ、
、、 ）の電圧でクリップされる。
そしてベースバイアス電源１８の電圧Ｅ１ はＥ 、
＞ Ｖ Ｓ ＋ＶＢ Ｅに設定しであるため、電圧ｖＢ
、電流■１、抵抗値Ｒ１のばらつきおよびドリフトに依
ってもトランジスタ８は飽和することはな（なる。
＞ Ｖ Ｓ ＋ＶＢ Ｅに設定しであるため、電圧ｖＢ
、電流■１、抵抗値Ｒ１のばらつきおよびドリフトに依
ってもトランジスタ８は飽和することはな（なる。
飽和防止回路１３によって駆動回路３′の出力がクリッ
プされている場合には、前述の定電流源１０の雑音電流
の影響も防止される３一方、駆動回路３′の出力は第４
図Ｃの実線で示すようにクリップ回路１４のトランジス
タ２０によりその振幅側のレベルは、ベースバイアス電
源２２の電圧をＲ２とすれば（Ｒ２ＶＢＥ）の電圧でク
リップされて微分回路１５に出力される。
プされている場合には、前述の定電流源１０の雑音電流
の影響も防止される３一方、駆動回路３′の出力は第４
図Ｃの実線で示すようにクリップ回路１４のトランジス
タ２０によりその振幅側のレベルは、ベースバイアス電
源２２の電圧をＲ２とすれば（Ｒ２ＶＢＥ）の電圧でク
リップされて微分回路１５に出力される。
従って駆動回路３′の出力が飽和防止回路１３でクリッ
プされなかったとしてもクリップ回路１４の働きにより
定電流源１０の雑音電流の変動により生ずる第４図Ｃの
破線で示した駆動回路３′の出力の変動は必ず除去され
て、電流源１０の雑音電流の変動による単安定マルチバ
イブレータの出力パルス幅の変動は無くなる。
プされなかったとしてもクリップ回路１４の働きにより
定電流源１０の雑音電流の変動により生ずる第４図Ｃの
破線で示した駆動回路３′の出力の変動は必ず除去され
て、電流源１０の雑音電流の変動による単安定マルチバ
イブレータの出力パルス幅の変動は無くなる。
この第４図Ｃの実線に示したクリップ回路１４の出力は
微分コンデンサ４および微分抵抗５の微分回路により微
分され、その微分出力はトランジスタ２３と、ベースバ
イアス電源２４の電圧Ｅ３とにより（Ｅ３＋ＶＢＥ）に
クランプされて第４図ｄに示す波形となり電圧比較回路
１６へ出力される。
微分コンデンサ４および微分抵抗５の微分回路により微
分され、その微分出力はトランジスタ２３と、ベースバ
イアス電源２４の電圧Ｅ３とにより（Ｅ３＋ＶＢＥ）に
クランプされて第４図ｄに示す波形となり電圧比較回路
１６へ出力される。
電圧比較回路１６においては、そのスレシュホルト電圧
が電源３０から供給され、トランジスタ２５のコレクタ
出力として第４図ｅに示す波形の安定した出力が、トラ
ンジスタ２６のコレクタ出力として第４図ｆに示す波形
の安定した出力がそれぞれ得られる。
が電源３０から供給され、トランジスタ２５のコレクタ
出力として第４図ｅに示す波形の安定した出力が、トラ
ンジスタ２６のコレクタ出力として第４図ｆに示す波形
の安定した出力がそれぞれ得られる。
ところで、前記飽和防止回路１３０ベースバイアス電源
１８、クリップ回路１４０ベースバイアス電源２２、ク
ランプ回路のベースバイアス電源２４及び電圧比較回路
１６のスレシュホルト電源３０をそれぞれ個別に供給す
れば、各々の回路を構成する素子のバラツキ等により、
異常動作が起こる場合がある。
１８、クリップ回路１４０ベースバイアス電源２２、ク
ランプ回路のベースバイアス電源２４及び電圧比較回路
１６のスレシュホルト電源３０をそれぞれ個別に供給す
れば、各々の回路を構成する素子のバラツキ等により、
異常動作が起こる場合がある。
また、このことを考慮して設計する場合は電匝利用範囲
が狭くなってしまうという欠点を生じる。
が狭くなってしまうという欠点を生じる。
本発明は上記不具合を解決するように第３図に示した単
安定マルチバイブレータをさらに改良を加えたものであ
り、その一実施例を第５図に示す。
安定マルチバイブレータをさらに改良を加えたものであ
り、その一実施例を第５図に示す。
第５図に示す単安定マルチバイブレータは第３図に示し
た各ベースバイアス電源１８，２２゜２４およびスレシ
ュホルト電源３０を共通電源３３として、共通の定電圧
電源３３の電圧ＶＴＨをそれぞれ飽和防止回路１３のト
ランジスタ１７０ベースに、クリップ回路３４のトラン
ジスタ２００ベースに、微分回路１５のトランジスタ２
３０ベースに、電圧比較回路１６のトランジスタ２５の
ベースにそれぞれ印加するように構成し、さらに駆動回
路３′のエミッタホロワ回路のトランジスタ１９及びク
リップ回路３４のトランジスタ２０にそれぞれ各別にト
ランジスタ３１および３２をダーリントン接続して構成
する。
た各ベースバイアス電源１８，２２゜２４およびスレシ
ュホルト電源３０を共通電源３３として、共通の定電圧
電源３３の電圧ＶＴＨをそれぞれ飽和防止回路１３のト
ランジスタ１７０ベースに、クリップ回路３４のトラン
ジスタ２００ベースに、微分回路１５のトランジスタ２
３０ベースに、電圧比較回路１６のトランジスタ２５の
ベースにそれぞれ印加するように構成し、さらに駆動回
路３′のエミッタホロワ回路のトランジスタ１９及びク
リップ回路３４のトランジスタ２０にそれぞれ各別にト
ランジスタ３１および３２をダーリントン接続して構成
する。
第５図に示す単安定マルチバイブレークの入力端子ＩＮ
に正のパルスが印加されると、ゲート回路１の出力は、
駆動回路３′のトランジスタ８および９からなる差動増
幅器によって、整形され、反転されてトランジスタ８の
コレクタには基準側レベルが電源子Ｂの電圧ｖＢで、振
幅側レベルが（ＶＢ−１１Ｒ１）のパルスが得られる。
に正のパルスが印加されると、ゲート回路１の出力は、
駆動回路３′のトランジスタ８および９からなる差動増
幅器によって、整形され、反転されてトランジスタ８の
コレクタには基準側レベルが電源子Ｂの電圧ｖＢで、振
幅側レベルが（ＶＢ−１１Ｒ１）のパルスが得られる。
ここで１１およびＲ１は第３図に示した場合と同様定電
流源１０の電流および負荷抵抗７の抵抗値である。
流源１０の電流および負荷抵抗７の抵抗値である。
尚、トランジスタ１７によって、トランジスタ８の飽和
が防止されることは前述の通りである。
が防止されることは前述の通りである。
この場合定電圧電源３３の電圧ＶＴＨはｖＴＨ＞ｖｓ＋
ｖＢＥ に選定されている。
ｖＢＥ に選定されている。
もし、駆動回路３′の出力の振幅側レベルが（ＶＢ
ＩＩＲＩ）＜（ＶＴＨ−ｖＢＥ）の関係を満たすと、ト
ランジスタ１７によって＜ ＶＴＲ−ＶＢ Ｅ ）にク
リップされる。
ＩＩＲＩ）＜（ＶＴＨ−ｖＢＥ）の関係を満たすと、ト
ランジスタ１７によって＜ ＶＴＲ−ＶＢ Ｅ ）にク
リップされる。
そこで１駆動回路３′の出力は第６図のＡに示す波形と
なる。
なる。
この１駆動回路３′の出力がクリップ回路３４に印加さ
れ、トランジスタ１９および３１により駆動回路３′の
出力インピーダンスを低インピーダンスに変換して駆動
回路３′の微分回路１５の駆動能力を向上させるととも
に、電圧２ＶＢＥ分だけレベルシフトさせ基準側レベル
は（ＶＢ−２ＶＢＥ）、振幅側ｖヘルハ（ＶＴＨ３ＶＢ
Ｅ ）の波形となる。
れ、トランジスタ１９および３１により駆動回路３′の
出力インピーダンスを低インピーダンスに変換して駆動
回路３′の微分回路１５の駆動能力を向上させるととも
に、電圧２ＶＢＥ分だけレベルシフトさせ基準側レベル
は（ＶＢ−２ＶＢＥ）、振幅側ｖヘルハ（ＶＴＨ３ＶＢ
Ｅ ）の波形となる。
しかし、トランジスタ２０および３２により振幅側ｖヘ
ルハ（ＶＴＨ−２ＶＢＥ ） チクリップされて、クリ
ップ回路３４の出力は基準側レベルは（ＶＢ−２ｖＢＥ
）、振幅側レベルは（ＶＴＨ−２ｖＢＥ）の第６図のＢ
に示した波形となる。
ルハ（ＶＴＨ−２ＶＢＥ ） チクリップされて、クリ
ップ回路３４の出力は基準側レベルは（ＶＢ−２ｖＢＥ
）、振幅側レベルは（ＶＴＨ−２ｖＢＥ）の第６図のＢ
に示した波形となる。
このクリップ回路３４の出力は微分回路１５の微分コン
デンサ４および微分抵抗５により微分され、微分回路１
５の出力は抵抗５の一端が接続されている電源子Ｂの電
圧ｖＢが漸近線となって、トランジスタ２３によりその
基準側レベルは（ＶＴＲ＋ｖＢＥ ＞でクランプされて
第６図のＣに示した波形の出力が発生する。
デンサ４および微分抵抗５により微分され、微分回路１
５の出力は抵抗５の一端が接続されている電源子Ｂの電
圧ｖＢが漸近線となって、トランジスタ２３によりその
基準側レベルは（ＶＴＲ＋ｖＢＥ ＞でクランプされて
第６図のＣに示した波形の出力が発生する。
この微分回路１５の出力が否定回路１６に印加され、微
分回路１５の出力の基準側レベル（ＶＴＲ＋ＶＢＥ）か
ら電圧ＶＢＥだけ低下した電圧ＶＴＲがスレシュホルト
レベルとなり、パルス幅Ｔの矩形波パルス出力がトラン
ジスタ２５および２６のコレクタに得られる。
分回路１５の出力の基準側レベル（ＶＴＲ＋ＶＢＥ）か
ら電圧ＶＢＥだけ低下した電圧ＶＴＲがスレシュホルト
レベルとなり、パルス幅Ｔの矩形波パルス出力がトラン
ジスタ２５および２６のコレクタに得られる。
この場合トランジスタ２５のコレクタ出力は正のパルス
であり、トランジスタ２６のコレクタ出力は負のパルス
である。
であり、トランジスタ２６のコレクタ出力は負のパルス
である。
つぎに第５図に示す単安定マルチバイブレータの出力パ
ルス幅について説明する。
ルス幅について説明する。
いま微分回路の駆動パルスの振幅を（Ｂ’−ｅ’）とし
、微分回路の駆動パルスの振幅を１としたときの微分回
路の出力パルスの振幅をｋとすれば、微★分回路の出力
パルスの振幅はｋ（Ｂ’−ｅ’）となる。
、微分回路の駆動パルスの振幅を１としたときの微分回
路の出力パルスの振幅をｋとすれば、微★分回路の出力
パルスの振幅はｋ（Ｂ’−ｅ’）となる。
そこで単安定マルチバイブレータの出力パルスのパルス
幅Ｔは、各バイアス電圧が相互に無関係の場合は、 で表わされる。
幅Ｔは、各バイアス電圧が相互に無関係の場合は、 で表わされる。
ここで、Ｃは微分コンデンサの静電容量を、Ｒは微分抵
抗の抵抗値を示す。
抗の抵抗値を示す。
またＢは微分回路の出力の漸近線の電圧、ｅは微分回路
の出力の基準レベル、Ｂ′は駆動回路３′の出力パルス
の基準側レベル、ｅ′は駆動回路３′の出力パルスの振
幅側レベルである。
の出力の基準レベル、Ｂ′は駆動回路３′の出力パルス
の基準側レベル、ｅ′は駆動回路３′の出力パルスの振
幅側レベルである。
そこで第５図に示した単安定マルチバイブレータＶ４窯
用＋七、υｆ である。
用＋七、υｆ である。
そこで
となる。
そこでＶＢＥ／（ＶＢ−ＶＴＨ）を（１＋ｋ）＞＞（Ｖ
ＢＥ／ＶＢ−ＶＴＲ）に選択すれば、電源子Ｂのｔ圧Ｖ
Ｂ 、ベースバイアス電圧（スレシュホルト電圧）ＶＴ
ＨおよびトランジスタのＶＢＥ のばらつきおよびドリ
フトに対して出力パルスの幅Ｔはほとんど変化しない。
ＢＥ／ＶＢ−ＶＴＲ）に選択すれば、電源子Ｂのｔ圧Ｖ
Ｂ 、ベースバイアス電圧（スレシュホルト電圧）ＶＴ
ＨおよびトランジスタのＶＢＥ のばらつきおよびドリ
フトに対して出力パルスの幅Ｔはほとんど変化しない。
以上説明した如く本発明によれば、単安定マルチバイブ
レータを構成するゲート回路、駆動回路および電圧比較
回路を非飽和型としたために、リニア集積回路とするこ
とが容易であり、かつ飽和型の回路を使用した場合の集
積回路のサブストレートに流れる高周波電流による異常
現象を防止することができる。
レータを構成するゲート回路、駆動回路および電圧比較
回路を非飽和型としたために、リニア集積回路とするこ
とが容易であり、かつ飽和型の回路を使用した場合の集
積回路のサブストレートに流れる高周波電流による異常
現象を防止することができる。
また、駆動回路の出力の飽和防止回路、クリップ回路、
微分出力のクランプ回路および電圧比較回路の各ベース
バイアス電圧およびスレシュホルト電圧を共通の一つの
定電圧電源より供給するようにしたため回路構成が簡単
になり、さらに飽和防止回路、クリップ回路、微分出力
のクランプ回路および否定回路の各部の動作電圧が関連
づけられて、諸条件の変動に対しても異常動作を無くす
ることが出来る。
微分出力のクランプ回路および電圧比較回路の各ベース
バイアス電圧およびスレシュホルト電圧を共通の一つの
定電圧電源より供給するようにしたため回路構成が簡単
になり、さらに飽和防止回路、クリップ回路、微分出力
のクランプ回路および否定回路の各部の動作電圧が関連
づけられて、諸条件の変動に対しても異常動作を無くす
ることが出来る。
またさらに各定電圧源、定電流源、回路素子の値のばら
つきおよびドリフトに対しても出力パルス幅の変化を少
なくすることができる。
つきおよびドリフトに対しても出力パルス幅の変化を少
なくすることができる。
また、各バイアス電圧およびスレシュホルト電圧を共通
にし共通の定電圧源より供給されるために、前記各電圧
源を独立して設けた場合に比較して、電源に必要な高周
波成分除去用コンデンサの数が減少し、集積回路とした
場合に高周波成分除去用コンデンサに必要な外部端子の
数を減少させることができる効果もある。
にし共通の定電圧源より供給されるために、前記各電圧
源を独立して設けた場合に比較して、電源に必要な高周
波成分除去用コンデンサの数が減少し、集積回路とした
場合に高周波成分除去用コンデンサに必要な外部端子の
数を減少させることができる効果もある。
第１図は従来の単安定マルチバイブレータのブロック図
。 第２図は非飽和型の駆動回路の回路図。第３図は本発明
者が先に発明した各回路を含めて構成した単安定マルチ
バイブレータの一実施例の回路図。 第４図ａ”ｆは第３図に示した単安定マルチバイブレー
タの作用の説明に供する図。 第５図は本発明の一実施例の単安定マルチバイブレータ
の回路図。 第６図は第５図の単安定マルチバイブレータの作用の説
明に供する図。 １；ゲート回路、２，８，９，１７，１９゜２３．２５
，２６，３１および３２：トランジスタ、３および３′
；駆動回路、４；微分コンデンサ、５；微分抵抗、６お
よび１５：微分回路、７および１６；否定回路、１０，
２１および２７；定電流源、１３：飽和防止回路、１４
および３４：クリップ回路、１８ 、２２および２４；
ベースバイアス電源、３０；スレシュホルト電源、３３
；定電圧源。
。 第２図は非飽和型の駆動回路の回路図。第３図は本発明
者が先に発明した各回路を含めて構成した単安定マルチ
バイブレータの一実施例の回路図。 第４図ａ”ｆは第３図に示した単安定マルチバイブレー
タの作用の説明に供する図。 第５図は本発明の一実施例の単安定マルチバイブレータ
の回路図。 第６図は第５図の単安定マルチバイブレータの作用の説
明に供する図。 １；ゲート回路、２，８，９，１７，１９゜２３．２５
，２６，３１および３２：トランジスタ、３および３′
；駆動回路、４；微分コンデンサ、５；微分抵抗、６お
よび１５：微分回路、７および１６；否定回路、１０，
２１および２７；定電流源、１３：飽和防止回路、１４
および３４：クリップ回路、１８ 、２２および２４；
ベースバイアス電源、３０；スレシュホルト電源、３３
；定電圧源。
Claims (1)
- １ ゲート回路と、微分回路と、前記微分回路の出力を
入力とする電圧比較回路と、前記ゲート回路の出力を入
力とし波形整形して前記微分回路を駆動する駆動回路と
からなり、前記電圧比較回路の出力を前記ゲート回路の
一方の入力として帰還するように構成した単安定マルチ
バイブレータにおいて、前記駆動回路のトランジスタの
出力を非飽和状態に維持する飽和防止回路と、前記駆動
回路の出力をクリップするクリップ回路と、前記微分回
路の出力をクランプするクランプ回路とを備え、前記飽
和防止回路、前記クリップ回路および前記クランプ回路
の各ベースバイアス電圧と前記電圧比較回路のスレシュ
ホルト電圧とを共通の定電圧源から、同一電圧を供給す
ることを特徴とする単安定マルチバイブレータ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53029654A JPS5915526B2 (ja) | 1978-03-15 | 1978-03-15 | 単安定マルチバイブレ−タ |
| JP53029655A JPS5915527B2 (ja) | 1978-03-15 | 1978-03-15 | 単安定マルチバイブレ−タ |
| JP53029656A JPS5915528B2 (ja) | 1978-03-15 | 1978-03-15 | 単安定マルチバイブレ−タ |
| US05/967,636 US4293781A (en) | 1978-03-15 | 1978-12-08 | Monostable multivibrator |
| DE2907231A DE2907231C2 (de) | 1978-03-15 | 1979-02-23 | Monostabiler Multivibrator |
| DE2908065A DE2908065C2 (de) | 1978-03-15 | 1979-03-02 | Monostabiler Multivibrator |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53029654A JPS5915526B2 (ja) | 1978-03-15 | 1978-03-15 | 単安定マルチバイブレ−タ |
| JP53029655A JPS5915527B2 (ja) | 1978-03-15 | 1978-03-15 | 単安定マルチバイブレ−タ |
| JP53029656A JPS5915528B2 (ja) | 1978-03-15 | 1978-03-15 | 単安定マルチバイブレ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54122077A JPS54122077A (en) | 1979-09-21 |
| JPS5915527B2 true JPS5915527B2 (ja) | 1984-04-10 |
Family
ID=27286675
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53029656A Expired JPS5915528B2 (ja) | 1978-03-15 | 1978-03-15 | 単安定マルチバイブレ−タ |
| JP53029654A Expired JPS5915526B2 (ja) | 1978-03-15 | 1978-03-15 | 単安定マルチバイブレ−タ |
| JP53029655A Expired JPS5915527B2 (ja) | 1978-03-15 | 1978-03-15 | 単安定マルチバイブレ−タ |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53029656A Expired JPS5915528B2 (ja) | 1978-03-15 | 1978-03-15 | 単安定マルチバイブレ−タ |
| JP53029654A Expired JPS5915526B2 (ja) | 1978-03-15 | 1978-03-15 | 単安定マルチバイブレ−タ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4293781A (ja) |
| JP (3) | JPS5915528B2 (ja) |
| DE (2) | DE2907231C2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4556983A (en) * | 1982-11-11 | 1985-12-03 | Robert Bosch Gmbh | Method and apparatus for pre-emphasis counteraction of variations in amplitude of received or reproduced serial binary signals |
| US4580065A (en) * | 1983-07-29 | 1986-04-01 | American Microsystems, Inc. | Single-shot circuit having process independent duty cycle |
| KR900004191B1 (ko) * | 1987-03-18 | 1990-06-18 | 삼성전자 주식회사 | Rc시정수를 이용한 가변 클럭 지연회로 |
| US4843255A (en) * | 1988-02-10 | 1989-06-27 | Tektronix, Inc. | Self-latching monostable circuit |
| JPH04291811A (ja) * | 1991-03-20 | 1992-10-15 | Fujitsu Ltd | ワンショットパルス生成回路 |
| JPH04349715A (ja) * | 1991-05-28 | 1992-12-04 | Sharp Corp | タイマ回路 |
| DE69411217T2 (de) * | 1993-04-05 | 1999-02-04 | Philips Electronics Nv | Verzögerungsschaltung zum Verzögern von differentiellen Signalen |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3693030A (en) * | 1967-05-17 | 1972-09-19 | Rca Corp | Time delay circuits |
| US3619664A (en) * | 1969-11-04 | 1971-11-09 | Gte Sylvania Inc | Monostable multivibrator circuit employing a feed forward circuit |
| US3680003A (en) * | 1970-02-27 | 1972-07-25 | Tektronix Inc | Multivibrator circuits employing or-nor gates |
| US3783398A (en) * | 1972-09-01 | 1974-01-01 | Int Video Corp | Fm pulse averaging demodulator |
| US3820029A (en) * | 1973-05-15 | 1974-06-25 | Halliburton Co | Precision voltage control monostable multivibrator |
| US3868517A (en) * | 1973-06-15 | 1975-02-25 | Motorola Inc | Low hysteresis threshold detector having controlled output slew rate |
| US3978347A (en) * | 1974-10-02 | 1976-08-31 | Motorola, Inc. | High band width emitter coupled logic gate |
| US4001608A (en) * | 1975-05-12 | 1977-01-04 | Rca Corporation | Ecl switching circuit for producing noncomplementary, time coincident signals |
-
1978
- 1978-03-15 JP JP53029656A patent/JPS5915528B2/ja not_active Expired
- 1978-03-15 JP JP53029654A patent/JPS5915526B2/ja not_active Expired
- 1978-03-15 JP JP53029655A patent/JPS5915527B2/ja not_active Expired
- 1978-12-08 US US05/967,636 patent/US4293781A/en not_active Expired - Lifetime
-
1979
- 1979-02-23 DE DE2907231A patent/DE2907231C2/de not_active Expired
- 1979-03-02 DE DE2908065A patent/DE2908065C2/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE2908065A1 (de) | 1979-09-27 |
| JPS54122077A (en) | 1979-09-21 |
| DE2908065C2 (de) | 1983-01-05 |
| JPS54122076A (en) | 1979-09-21 |
| JPS5915528B2 (ja) | 1984-04-10 |
| DE2907231A1 (de) | 1979-09-20 |
| DE2907231C2 (de) | 1983-01-05 |
| US4293781A (en) | 1981-10-06 |
| JPS5915526B2 (ja) | 1984-04-10 |
| JPS54122074A (en) | 1979-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4888502A (en) | Variable bandwidth filter | |
| US2955257A (en) | Transistor class b signal amplifier circuit | |
| US4083019A (en) | Current controlled emitter coupled multivibrator | |
| US4644198A (en) | Signal clamp | |
| JPS5915527B2 (ja) | 単安定マルチバイブレ−タ | |
| US3725681A (en) | Stabilized multivibrator circuit | |
| US4140928A (en) | Monostable multivibrator | |
| JPS60817B2 (ja) | 相補型エミツタ・フオロワ回路 | |
| US4236253A (en) | Monostable multivibrator for use in pulse count demodulator or the like | |
| US4510459A (en) | Wideband record amplifier | |
| JPS6153893B2 (ja) | ||
| US4223237A (en) | Trigger pulse forming circuit | |
| US4254346A (en) | Monostable multivibrator | |
| JP2557552B2 (ja) | ピーククリップ回路 | |
| US5266853A (en) | Peak clipper with an expanded linear characteristic region for video signals | |
| JP2600890B2 (ja) | パルスエッジ伸張回路 | |
| JPH0577205B2 (ja) | ||
| JPS6221049Y2 (ja) | ||
| JPH0339942Y2 (ja) | ||
| JPH053929B2 (ja) | ||
| JPS6150410B2 (ja) | ||
| JPS6115619Y2 (ja) | ||
| JPS599445Y2 (ja) | トランジスタ検波回路 | |
| JPH0216042B2 (ja) | ||
| JPH0451787B2 (ja) |