JPH04291811A - ワンショットパルス生成回路 - Google Patents
ワンショットパルス生成回路Info
- Publication number
- JPH04291811A JPH04291811A JP3057472A JP5747291A JPH04291811A JP H04291811 A JPH04291811 A JP H04291811A JP 3057472 A JP3057472 A JP 3057472A JP 5747291 A JP5747291 A JP 5747291A JP H04291811 A JPH04291811 A JP H04291811A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- time constant
- input
- shot pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010354 integration Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 6
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 description 3
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 description 3
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 description 3
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 description 3
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1534—Transition or edge detectors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ワンショットパルス生
成回路に関し、更に詳しくは、パルス持続時間の長さに
拘束されることなく回路素子の構成数を決定できるよう
にしたワンショットパルス生成回路に関する。
成回路に関し、更に詳しくは、パルス持続時間の長さに
拘束されることなく回路素子の構成数を決定できるよう
にしたワンショットパルス生成回路に関する。
【０００２】一般にワンショットパルスは、比較的持続
時間の短いパルスであり、例えば記憶装置におけるリセ
ット信号或いはタイミング信号の如く様々な用途に使用
されており、このようなワンショットパルスを生成する
ため、ワンショットパルス生成回路は種々の半導体装置
に組み込まれて広く利用されている。
時間の短いパルスであり、例えば記憶装置におけるリセ
ット信号或いはタイミング信号の如く様々な用途に使用
されており、このようなワンショットパルスを生成する
ため、ワンショットパルス生成回路は種々の半導体装置
に組み込まれて広く利用されている。
【０００３】
【従来の技術】図８を参照して一般的な従来のワンショ
ットパルス生成回路について説明する。同図においてこ
のワンショットパルス生成回路は、外部信号を成す入力
パルス信号ａを入力ノードｎ１から入力される１入力の
第一の否定論理和（ＮＯＲ）回路 ＮＯＲ１と、このＮ
ＯＲ回路 ＮＯＲ１の出力側に配され、縱続接続される
多数の１入力の論理和（ＯＲ）回路 ＯＲ１・・・ＯＲ
ｍ と、前記入力ノードｎ１と最終段のＯＲ回路ＯＲｍ
の出力ノードｎ０とに入力が接続される第二のＮＯＲ回
路 ＮＯＲ２とから構成される。
ットパルス生成回路について説明する。同図においてこ
のワンショットパルス生成回路は、外部信号を成す入力
パルス信号ａを入力ノードｎ１から入力される１入力の
第一の否定論理和（ＮＯＲ）回路 ＮＯＲ１と、このＮ
ＯＲ回路 ＮＯＲ１の出力側に配され、縱続接続される
多数の１入力の論理和（ＯＲ）回路 ＯＲ１・・・ＯＲ
ｍ と、前記入力ノードｎ１と最終段のＯＲ回路ＯＲｍ
の出力ノードｎ０とに入力が接続される第二のＮＯＲ回
路 ＮＯＲ２とから構成される。
【０００４】上記従来のワンショットパルス生成回路の
各主要ノードの信号波形を図９に示した。このワンショ
ットパルス生成回路は、入力ノードｎ１に入力パルス信
号ａを受け取ると、第一のＮＯＲ回路 ＮＯＲ１及び縱
続接続されたＯＲ回路 ＯＲ１・・・ＯＲｍによって入
力パルス信号ａからｔｄだけ遅延し且つ入力パルス信号
ａの反転した信号ｂ１をノードｎ０に出力し、この遅延
反転信号ｂ１と入力パルス信号ａとを入力された第二Ｎ
ＯＲ回路 ＮＯＲ２は、持続時間ｔｄのワンショットパ
ルスｃをこのワンショットパルス生成回路の出力信号と
して出力する。持続時間ｔｄは、縱続接続されるＯＲ回
路の段数ｍによって定まるため、要求されるワンショッ
トパルスの持続時間ｔｄに合わせてＯＲ回路 ＯＲ１・
・・ＯＲｍの段数が決定される。
各主要ノードの信号波形を図９に示した。このワンショ
ットパルス生成回路は、入力ノードｎ１に入力パルス信
号ａを受け取ると、第一のＮＯＲ回路 ＮＯＲ１及び縱
続接続されたＯＲ回路 ＯＲ１・・・ＯＲｍによって入
力パルス信号ａからｔｄだけ遅延し且つ入力パルス信号
ａの反転した信号ｂ１をノードｎ０に出力し、この遅延
反転信号ｂ１と入力パルス信号ａとを入力された第二Ｎ
ＯＲ回路 ＮＯＲ２は、持続時間ｔｄのワンショットパ
ルスｃをこのワンショットパルス生成回路の出力信号と
して出力する。持続時間ｔｄは、縱続接続されるＯＲ回
路の段数ｍによって定まるため、要求されるワンショッ
トパルスの持続時間ｔｄに合わせてＯＲ回路 ＯＲ１・
・・ＯＲｍの段数が決定される。
【０００５】
【発明が解決しようとする課題】上記従来のワンショッ
トパルス生成回路の場合、ゲートの遅延時間差を利用す
る構成のため、必要なワンショットパルスの持続時間ｔ
ｄに従ってＯＲ回路の段数が決定されるので、例えば数
ｎｓ程度の持続時間を有するワンショットパルスを出力
する回路の場合、ＯＲ回路の段数が多くなる。この遅延
時間ｔｄによって定まるＯＲ回路の多くの段数のため、
半導体装置の占有面積の増大はもとよりその消費電力が
多くなってしまうという問題がある。
トパルス生成回路の場合、ゲートの遅延時間差を利用す
る構成のため、必要なワンショットパルスの持続時間ｔ
ｄに従ってＯＲ回路の段数が決定されるので、例えば数
ｎｓ程度の持続時間を有するワンショットパルスを出力
する回路の場合、ＯＲ回路の段数が多くなる。この遅延
時間ｔｄによって定まるＯＲ回路の多くの段数のため、
半導体装置の占有面積の増大はもとよりその消費電力が
多くなってしまうという問題がある。
【０００６】また、必要な前記持続時間ｔｄに合わせて
回路数が決定されるので、持続時間が相互に異なるワン
ショットパルスを得るため、各ワンショットパルス生成
回路の回路構成が相互に異なることとなり、ワンショッ
トパルス生成回路を備える半導体装置の回路設計の標準
化が困難という問題もある。
回路数が決定されるので、持続時間が相互に異なるワン
ショットパルスを得るため、各ワンショットパルス生成
回路の回路構成が相互に異なることとなり、ワンショッ
トパルス生成回路を備える半導体装置の回路設計の標準
化が困難という問題もある。
【０００７】本発明は、上記従来のワンショットパルス
生成回路の問題に鑑み、要求されるワンショットパルス
の持続時間に拘束されること無く回路段数を決定でき、
回路設計の標準化が容易であると共に、占有面積を小さ
く抑えること及び消費電力の低減が可能なワンショット
パルス生成回路を提供することを目的とする。
生成回路の問題に鑑み、要求されるワンショットパルス
の持続時間に拘束されること無く回路段数を決定でき、
回路設計の標準化が容易であると共に、占有面積を小さ
く抑えること及び消費電力の低減が可能なワンショット
パルス生成回路を提供することを目的とする。
【０００８】
【課題を達成するための手段】図１は本発明の原理図で
ある。同図において１は時定数設定回路、２１及び２２
は夫々第一及び第二のトランジスタ対、ａは入力信号、
ｂは時定数設定回路の出力、ｃはワンショットパルスで
ある。
ある。同図において１は時定数設定回路、２１及び２２
は夫々第一及び第二のトランジスタ対、ａは入力信号、
ｂは時定数設定回路の出力、ｃはワンショットパルスで
ある。
【０００９】上記目的を達成するため、本発明では図１
に示したように、入力パルス信号（ａ）を受け、該入力
パルス信号（ａ）の時定数と異なる時定数に設定された
信号（ｂ）を出力する時定数設定回路（１）と、エミッ
タが共通に接続され一方のベースに前記入力パルス信号
（ａ）又は前記時定数設定回路（１）の出力信号（ｂ）
を、他方のベースに第一の基準電圧（ＶＲ１）が夫々入
力される第一のトランジスタ対（２１）と、エミッタが
共通に接続され一方のベースに前記時定数設定回路（１
）の出力信号（ｂ）を、他方のベースに第二の基準電圧
（ＶＲ２）が夫々入力される第二のトランジスタ対（２
２）とから構成されるＥＣＬ回路（２）を備え、前記第
一のトランジスタ対（２１）の前記一方のベース入力の
レベル変化に応答するパルス開始時間と、前記第二のト
ランジスタ対（２２）の前記一方のベース入力のレベル
変化に応答するパルス停止時間とを有するワンショット
パルス（ｃ）を出力するように構成する。
に示したように、入力パルス信号（ａ）を受け、該入力
パルス信号（ａ）の時定数と異なる時定数に設定された
信号（ｂ）を出力する時定数設定回路（１）と、エミッ
タが共通に接続され一方のベースに前記入力パルス信号
（ａ）又は前記時定数設定回路（１）の出力信号（ｂ）
を、他方のベースに第一の基準電圧（ＶＲ１）が夫々入
力される第一のトランジスタ対（２１）と、エミッタが
共通に接続され一方のベースに前記時定数設定回路（１
）の出力信号（ｂ）を、他方のベースに第二の基準電圧
（ＶＲ２）が夫々入力される第二のトランジスタ対（２
２）とから構成されるＥＣＬ回路（２）を備え、前記第
一のトランジスタ対（２１）の前記一方のベース入力の
レベル変化に応答するパルス開始時間と、前記第二のト
ランジスタ対（２２）の前記一方のベース入力のレベル
変化に応答するパルス停止時間とを有するワンショット
パルス（ｃ）を出力するように構成する。
【００１０】
【作用】本発明のワンショットパルス生成回路では、時
定数設定回路１と、入力パルス信号又は時定数設定回路
の出力信号のレベル変化を検出する第一のトランジスタ
対２１及び時定数設定回路の出力信号のレベル変化を検
出する第二のトランジスタ対２２から構成されるＥＣＬ
回路を備えた構成により、回路全体が等価ゲート数三段
と簡素であることから半導体装置の占有面積及び消費電
力を小さく抑えることができると共に、生成されるワン
ショットパルスの持続時間は、ＥＣＬ回路における各信
号のレベル変化の検出時刻によって定まるため、ワンシ
ョットパルスの持続時間に拘束されること無く回路構成
が定まり、回路設計の標準化が容易となる。
定数設定回路１と、入力パルス信号又は時定数設定回路
の出力信号のレベル変化を検出する第一のトランジスタ
対２１及び時定数設定回路の出力信号のレベル変化を検
出する第二のトランジスタ対２２から構成されるＥＣＬ
回路を備えた構成により、回路全体が等価ゲート数三段
と簡素であることから半導体装置の占有面積及び消費電
力を小さく抑えることができると共に、生成されるワン
ショットパルスの持続時間は、ＥＣＬ回路における各信
号のレベル変化の検出時刻によって定まるため、ワンシ
ョットパルスの持続時間に拘束されること無く回路構成
が定まり、回路設計の標準化が容易となる。
【００１１】
【実施例】図面を参照して本発明を更に説明する。図２
は、ＥＣＬシリーズゲート回路を備える本発明の一実施
例のワンショットパルス生成回路の回路図である。同図
においてＱ１及びＤ１は夫々このワンショットパルス生
成回路の入力部を構成する入力トランジスタ及びレベル
シフトダイオードを示し、時定数設定回路１は、高電位
電源ラインＶＣＣとレベルシフトダイオードＤ１のアノ
ード（ノードｎ２）間に接続される時定数設定用のコン
デンサＣ１と、ノードｎ２と低電位電源ラインＶＥＥと
の間に配される定電流源Ｓ１とからなる。定電流源Ｓ１
は、この定電流源の電流Ｉｏを可変可能に設定するため
の設定信号が入力される電流設定ノードｎ３を備える。
は、ＥＣＬシリーズゲート回路を備える本発明の一実施
例のワンショットパルス生成回路の回路図である。同図
においてＱ１及びＤ１は夫々このワンショットパルス生
成回路の入力部を構成する入力トランジスタ及びレベル
シフトダイオードを示し、時定数設定回路１は、高電位
電源ラインＶＣＣとレベルシフトダイオードＤ１のアノ
ード（ノードｎ２）間に接続される時定数設定用のコン
デンサＣ１と、ノードｎ２と低電位電源ラインＶＥＥと
の間に配される定電流源Ｓ１とからなる。定電流源Ｓ１
は、この定電流源の電流Ｉｏを可変可能に設定するため
の設定信号が入力される電流設定ノードｎ３を備える。
【００１２】ＥＣＬシリーズゲート回路２は、入力ノー
ドｎ１に一方のトランジスタＱ２のベースが接続され他
方のトランジスタＱ３のベースに第一の基準電圧ＶＲ１
が入力される第一のトランジスタ対２１と、前記ノード
ｎ２に一方のトランジスタＱ４のベースが接続され他方
のトランジスタＱ５のベースに第二の基準電圧ＶＲ２が
入力される第二のトランジスタ対２２と、第一のトラン
ジスタ対２１の前記一方のトランジスタＱ２及び第二の
トランジスタ対２２の前記他方のトランジスタＱ５の双
方のコレクタと高電位電源ラインＶＣＣとの間に接続さ
れた負荷抵抗Ｒ１と、第二の定電流源Ｓ２とから成る。 出力トランジスタＱ８は、ベースにＥＣＬシリーズゲー
ト回路２の負荷抵抗Ｒ１からその出力信号を入力され、
エミッタ出力としてこのワンショットパルス生成回路の
出力信号であるワンショットパルスを出力する。出力ト
ランジスタＱ８及び定電流源Ｓ３は回路構成上不要のと
き（例えば次段の負荷が軽いとき等）取り除いても良い
。
ドｎ１に一方のトランジスタＱ２のベースが接続され他
方のトランジスタＱ３のベースに第一の基準電圧ＶＲ１
が入力される第一のトランジスタ対２１と、前記ノード
ｎ２に一方のトランジスタＱ４のベースが接続され他方
のトランジスタＱ５のベースに第二の基準電圧ＶＲ２が
入力される第二のトランジスタ対２２と、第一のトラン
ジスタ対２１の前記一方のトランジスタＱ２及び第二の
トランジスタ対２２の前記他方のトランジスタＱ５の双
方のコレクタと高電位電源ラインＶＣＣとの間に接続さ
れた負荷抵抗Ｒ１と、第二の定電流源Ｓ２とから成る。 出力トランジスタＱ８は、ベースにＥＣＬシリーズゲー
ト回路２の負荷抵抗Ｒ１からその出力信号を入力され、
エミッタ出力としてこのワンショットパルス生成回路の
出力信号であるワンショットパルスを出力する。出力ト
ランジスタＱ８及び定電流源Ｓ３は回路構成上不要のと
き（例えば次段の負荷が軽いとき等）取り除いても良い
。
【００１３】図３を参照して上記実施例のワンショット
パルス生成回路の作用について説明する。入力ノードｎ
１に同図（Ａ）に示した入力パルス信号ａが入力される
と、同図（Ｂ）に示した如くノードｎ２は、入力パルス
信号ａのパルス開始時間とほぼ同時にＨレベルに立上が
り、入力パルス信号ａのパルス停止時間に後続して徐々
にそのレベルが低下する。このレベル低下の時定数は、
破線で示したように、第一の定電流源Ｓ１の電流設定ノ
ードｎ３に与えられる信号によって設定される。
パルス生成回路の作用について説明する。入力ノードｎ
１に同図（Ａ）に示した入力パルス信号ａが入力される
と、同図（Ｂ）に示した如くノードｎ２は、入力パルス
信号ａのパルス開始時間とほぼ同時にＨレベルに立上が
り、入力パルス信号ａのパルス停止時間に後続して徐々
にそのレベルが低下する。このレベル低下の時定数は、
破線で示したように、第一の定電流源Ｓ１の電流設定ノ
ードｎ３に与えられる信号によって設定される。
【００１４】ＥＣＬシリーズゲート回路２の出力は、入
力パルス信号ａの反転信号とノードｎ２の信号ｂとの論
理積として与えられ、入力パルス信号ａが第一のトラン
ジスタ対２１の回路スレッシュホールド電圧を成す第一
の基準電圧ＶＲ１よりも低下した時点でＨレベルに立ち
上がり、時定数設定回路の出力信号ｂが第二のトランジ
スタ対２２の回路スレッシュホールド電圧を成す第二の
基準電圧ＶＲ２よりも低下した時点で再びＬレベルに立
ち下がる。このＥＣＬシリーズゲート回路２の出力を受
けた出力トランジスタＱ８は、同図（Ｃ）に示したワン
ショットパルスｃを出力する。
力パルス信号ａの反転信号とノードｎ２の信号ｂとの論
理積として与えられ、入力パルス信号ａが第一のトラン
ジスタ対２１の回路スレッシュホールド電圧を成す第一
の基準電圧ＶＲ１よりも低下した時点でＨレベルに立ち
上がり、時定数設定回路の出力信号ｂが第二のトランジ
スタ対２２の回路スレッシュホールド電圧を成す第二の
基準電圧ＶＲ２よりも低下した時点で再びＬレベルに立
ち下がる。このＥＣＬシリーズゲート回路２の出力を受
けた出力トランジスタＱ８は、同図（Ｃ）に示したワン
ショットパルスｃを出力する。
【００１５】ワンショットパルスｃの持続時間は、コン
デンサＣ１と定電流源Ｓ１の電流値ＩＯとの積で定まる
ため、定電流源Ｓ１の電流設定ノードｎ３に入力される
信号によって設定でき、この設定は個々の半導体装置で
固定的に設定することも、或いは変化する信号として与
えて可変とすることもできる。更に、第二のトランジス
タ対２２の回路スレッシュホールド電圧である基準電圧
ＶＲ２を可変として、ワンショットパルスの持続時間を
可変とすることもできる。
デンサＣ１と定電流源Ｓ１の電流値ＩＯとの積で定まる
ため、定電流源Ｓ１の電流設定ノードｎ３に入力される
信号によって設定でき、この設定は個々の半導体装置で
固定的に設定することも、或いは変化する信号として与
えて可変とすることもできる。更に、第二のトランジス
タ対２２の回路スレッシュホールド電圧である基準電圧
ＶＲ２を可変として、ワンショットパルスの持続時間を
可変とすることもできる。
【００１６】図４は本発明の別の実施例（２）のワンシ
ョットパルス生成回路の回路図である。同図では、入力
トランジスタＱ１１のオン電流は定電流源Ｓ１１によっ
て固定的に設定され、時定数設定回路の出力ノードｎ１
２の信号ｂ’が第一のトランジスタ対の一方のトランジ
スタＱ１３のベースに入力される。更に、このノードｎ
１２の信号をレベルシフトしたノードｎ１３の信号ｂ”
が第二のトランジスタ対の一方のトランジスタＱ１５の
ベースに入力されている。
ョットパルス生成回路の回路図である。同図では、入力
トランジスタＱ１１のオン電流は定電流源Ｓ１１によっ
て固定的に設定され、時定数設定回路の出力ノードｎ１
２の信号ｂ’が第一のトランジスタ対の一方のトランジ
スタＱ１３のベースに入力される。更に、このノードｎ
１２の信号をレベルシフトしたノードｎ１３の信号ｂ”
が第二のトランジスタ対の一方のトランジスタＱ１５の
ベースに入力されている。
【００１７】基準電圧発生回路３は、ノードｎ１４に与
えられる一定の信号に従って第一のトランジスタ対２１
の他方のトランジスタＱ１４のベースを一定の基準電圧
ＶＲ１に維持し、ノードｎ１５に入力される信号に従っ
て第二のトランジスタ対２２の他方のトランジスタＱ１
６のベースを可変に設定される基準電圧ＶＲ２に維持し
、これによって第一及び第二のトランジスタ対２１、２
２の双方の回路スレッシュホールド電圧を設定する。こ
の実施例におけるその他の回路構成は、ほぼ第一の実施
例と同様であり、説明を省略する。
えられる一定の信号に従って第一のトランジスタ対２１
の他方のトランジスタＱ１４のベースを一定の基準電圧
ＶＲ１に維持し、ノードｎ１５に入力される信号に従っ
て第二のトランジスタ対２２の他方のトランジスタＱ１
６のベースを可変に設定される基準電圧ＶＲ２に維持し
、これによって第一及び第二のトランジスタ対２１、２
２の双方の回路スレッシュホールド電圧を設定する。こ
の実施例におけるその他の回路構成は、ほぼ第一の実施
例と同様であり、説明を省略する。
【００１８】上記第二の実施例の作用を図５を参照して
説明する。第一のトランジスタ対２１における信号ｂ’
のレベル低下の検出は、この信号ｂ’が第一の基準電圧
ＶＲ１以下に達する時刻ｔ２に行なわれ、第二のトラン
ジスタ対における信号ｂ”のレベル低下の検出は、この
信号ｂ”が第二の基準電圧ＶＲ２以下に達する時刻ｔ４
に行なわれ、この結果出力のワンショットパルスはパル
ス開始時間ｔ２からパルス停止時間ｔ４迄の持続時間を
有する。
説明する。第一のトランジスタ対２１における信号ｂ’
のレベル低下の検出は、この信号ｂ’が第一の基準電圧
ＶＲ１以下に達する時刻ｔ２に行なわれ、第二のトラン
ジスタ対における信号ｂ”のレベル低下の検出は、この
信号ｂ”が第二の基準電圧ＶＲ２以下に達する時刻ｔ４
に行なわれ、この結果出力のワンショットパルスはパル
ス開始時間ｔ２からパルス停止時間ｔ４迄の持続時間を
有する。
【００１９】レベルシフト回路Ｑ１２及びＤ１１は、第
一のトランジスタ対２１に入力されるノードｎ１２の信
号ｂ’と、第２のトランジスタ対２２に入力されるノー
ドｎ１３の信号ｂ”との間に僅かながら信号伝達時間を
有し、このため信号ｂ’の立ち上がる時刻ｔ１より先に
第二のトランジスタ対で信号ｂ”の立上がりが検知され
ることはなく、出力に誤信号となる尖頭パルスが発生す
ることはない。
一のトランジスタ対２１に入力されるノードｎ１２の信
号ｂ’と、第２のトランジスタ対２２に入力されるノー
ドｎ１３の信号ｂ”との間に僅かながら信号伝達時間を
有し、このため信号ｂ’の立ち上がる時刻ｔ１より先に
第二のトランジスタ対で信号ｂ”の立上がりが検知され
ることはなく、出力に誤信号となる尖頭パルスが発生す
ることはない。
【００２０】上記第二の実施例の場合、第二の基準電圧
ＶＲ２を可変とした例を示したが、第一及び第二の基準
電圧のいずれを可変としても良く、これらの電圧差を可
変とすることでワンショットパルスの持続時間を可変と
することができる。
ＶＲ２を可変とした例を示したが、第一及び第二の基準
電圧のいずれを可変としても良く、これらの電圧差を可
変とすることでワンショットパルスの持続時間を可変と
することができる。
【００２１】図６は実施例３の回路図である。この実施
例では図２に示した回路図におけるＥＣＬシリーズゲー
ト回路に代えて二つのＥＣＬ回路をいわゆる“横積み”
とした例である。なお、同図の抵抗Ｒ１′は、図２の実
施例におけるＲ１の約１／２の抵抗値を有するように構
成する。この実施例３の作用は図２の実施例の場合と同
様である。この実施例は、時定数設定回路における時定
数の可変設定によってパルス持続時間を設定する例であ
るが、この時定数の可変設定に代えて、図４で示した実
施例２の基準電圧発生回路３を採用し、基準電圧値の可
変設定を採用してパルス持続時間を設定することもでき
る。
例では図２に示した回路図におけるＥＣＬシリーズゲー
ト回路に代えて二つのＥＣＬ回路をいわゆる“横積み”
とした例である。なお、同図の抵抗Ｒ１′は、図２の実
施例におけるＲ１の約１／２の抵抗値を有するように構
成する。この実施例３の作用は図２の実施例の場合と同
様である。この実施例は、時定数設定回路における時定
数の可変設定によってパルス持続時間を設定する例であ
るが、この時定数の可変設定に代えて、図４で示した実
施例２の基準電圧発生回路３を採用し、基準電圧値の可
変設定を採用してパルス持続時間を設定することもでき
る。
【００２２】図７は実施例４の回路図である。同図の場
合、図６の実施例３と同様横積みのＥＣＬ回路を採用し
、且つ双方のＥＣＬ回路の基準電圧値を相互に同じ値Ｖ
Ｒ１としてある。この実施例では、時定数設定回路にお
ける時定数の可変設定のみによって、生成されるワンシ
ョットパルスのパルス持続時間を設定するように構成さ
れている。この実施例で示したように、本発明の第一及
び第二の基準電圧は必ずしも別個の電圧として与える必
要はない。
合、図６の実施例３と同様横積みのＥＣＬ回路を採用し
、且つ双方のＥＣＬ回路の基準電圧値を相互に同じ値Ｖ
Ｒ１としてある。この実施例では、時定数設定回路にお
ける時定数の可変設定のみによって、生成されるワンシ
ョットパルスのパルス持続時間を設定するように構成さ
れている。この実施例で示したように、本発明の第一及
び第二の基準電圧は必ずしも別個の電圧として与える必
要はない。
【００２３】なお、各実施例で示した時定数設定回路、
定電流源、或いは抵抗等は、周知の如く種々の回路要素
から構成することができ、上記各実施例からこれらを修
正変形したものはいずれも本発明のワンショットパルス
生成回路の回路要素の範囲に含まれる。
定電流源、或いは抵抗等は、周知の如く種々の回路要素
から構成することができ、上記各実施例からこれらを修
正変形したものはいずれも本発明のワンショットパルス
生成回路の回路要素の範囲に含まれる。
【００２４】
【発明の効果】以上説明したように、本発明のワンショ
ットパルス生成回路によると、パルス持続時間に拘束さ
れること無く回路構成が可能となり、また占有面積が小
さく消費電力も節約可能であるため、ワンショットパル
ス生成回路を備える半導体装置における設計の自由度と
回路の高集積化とに寄与すること大である。
ットパルス生成回路によると、パルス持続時間に拘束さ
れること無く回路構成が可能となり、また占有面積が小
さく消費電力も節約可能であるため、ワンショットパル
ス生成回路を備える半導体装置における設計の自由度と
回路の高集積化とに寄与すること大である。
【図１】本発明の原理図である。
【図２】実施例１の回路図である。
【図３】実施例１の回路の作用説明図である。
【図４】実施例２の回路図である。
【図５】実施例２の回路の作用説明図である。
【図６】実施例３の回路図である。
【図７】実施例４の回路図である。
【図８】従来の回路図である。
【図９】従来の回路の作用説明図である。
１ 時定数設定回路
２ ＥＣＬ回路
２１ 第一のトランジスタ対２２
第二のトランジスタ対３ 基準電圧発生回
路 ａ 入力パルス信号 ｂ 時定数設定回路の出力信号ｃ
ワンショットパルス Ｑ１〜Ｑ３０ トランジスタ
第二のトランジスタ対３ 基準電圧発生回
路 ａ 入力パルス信号 ｂ 時定数設定回路の出力信号ｃ
ワンショットパルス Ｑ１〜Ｑ３０ トランジスタ
Claims (3)
- 【請求項１】入力パルス信号（ａ）を受け、該入力パル
ス信号（ａ）の時定数と異なる時定数に設定された信号
（ｂ）を出力する時定数設定回路（１）と、エミッタが
共通に接続され一方のベースに前記入力パルス信号（ａ
）又は前記時定数設定回路（１）の出力信号（ｂ）を、
他方のベースに第一の基準電圧（ＶＲ１）が夫々入力さ
れる第一のトランジスタ対（２１）と、エミッタが共通
に接続され一方のベースに前記時定数設定回路（１）の
出力信号（ｂ）を、他方のベースに第二の基準電圧（Ｖ
Ｒ２）が夫々入力される第二のトランジスタ対（２２）
とから構成されるＥＣＬ回路（２）を備え、前記第一の
トランジスタ対（２１）の前記一方のベース入力のレベ
ル変化に応答するパルス開始時間と、前記第二のトラン
ジスタ対（２２）の前記一方のベース入力のレベル変化
に応答するパルス停止時間とを有するワンショットパル
ス（ｃ）を出力するワンショットパルス生成回路。 - 【請求項２】前記時定数設定回路（１）が、時定数を可
変に設定する設定手段を備えることを特徴とする請求項
１記載のワンショットパルス生成回路。 - 【請求項３】前記第一及び第二の基準電圧（ＶＲ１、Ｖ
Ｒ２）の少なくとも一つが可変に設定されることを特徴
とする請求項１又は２記載のワンショットパルス生成回
路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3057472A JPH04291811A (ja) | 1991-03-20 | 1991-03-20 | ワンショットパルス生成回路 |
| EP19920302323 EP0505160A3 (en) | 1991-03-20 | 1992-03-18 | Monostable multivibrating circuit |
| KR1019920004606A KR960005742B1 (ko) | 1991-03-20 | 1992-03-20 | 단안정 멀티바이브레이팅 회로 |
| US08/118,686 US5313110A (en) | 1991-03-20 | 1993-09-10 | Monostable multivibrating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3057472A JPH04291811A (ja) | 1991-03-20 | 1991-03-20 | ワンショットパルス生成回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04291811A true JPH04291811A (ja) | 1992-10-15 |
Family
ID=13056644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3057472A Pending JPH04291811A (ja) | 1991-03-20 | 1991-03-20 | ワンショットパルス生成回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5313110A (ja) |
| EP (1) | EP0505160A3 (ja) |
| JP (1) | JPH04291811A (ja) |
| KR (1) | KR960005742B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018138993A1 (ja) * | 2017-01-30 | 2018-08-02 | 株式会社村田製作所 | 温度センサ |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5578952A (en) * | 1994-11-08 | 1996-11-26 | Lucent Technologies Inc. | Fixed-interval timing circuit and method |
| US5831464A (en) * | 1996-04-29 | 1998-11-03 | International Business Machines Corporation | Simplified differential single-shot |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3820029A (en) * | 1973-05-15 | 1974-06-25 | Halliburton Co | Precision voltage control monostable multivibrator |
| JPS5615168B2 (ja) * | 1973-08-28 | 1981-04-08 | ||
| JPS54121650A (en) * | 1978-03-15 | 1979-09-20 | Hitachi Ltd | Monostable circuit |
| JPS5915528B2 (ja) * | 1978-03-15 | 1984-04-10 | 株式会社ケンウッド | 単安定マルチバイブレ−タ |
| JPS5866064A (ja) * | 1981-10-15 | 1983-04-20 | Toshiba Corp | レベル検出回路 |
| JPS60187120A (ja) * | 1984-03-07 | 1985-09-24 | Toshiba Corp | 単安定マルチバイブレ−タ回路 |
| JPS62101116A (ja) * | 1985-10-29 | 1987-05-11 | Toko Inc | パルス遅延回路 |
| JPH02134912A (ja) * | 1988-11-15 | 1990-05-23 | Sanyo Electric Co Ltd | 単安定マルチバイブレータ回路 |
| JPH0777346B2 (ja) * | 1988-12-28 | 1995-08-16 | 株式会社東芝 | 論理レベル変換回路 |
| US4999527A (en) * | 1989-05-25 | 1991-03-12 | Cherry Semiconductor Corporation | One-spot multivibrator |
-
1991
- 1991-03-20 JP JP3057472A patent/JPH04291811A/ja active Pending
-
1992
- 1992-03-18 EP EP19920302323 patent/EP0505160A3/en not_active Ceased
- 1992-03-20 KR KR1019920004606A patent/KR960005742B1/ko not_active IP Right Cessation
-
1993
- 1993-09-10 US US08/118,686 patent/US5313110A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018138993A1 (ja) * | 2017-01-30 | 2018-08-02 | 株式会社村田製作所 | 温度センサ |
| JPWO2018138993A1 (ja) * | 2017-01-30 | 2019-11-07 | 株式会社村田製作所 | 温度センサ |
| US11209320B2 (en) | 2017-01-30 | 2021-12-28 | Murata Manufacturing Co., Ltd. | Temperature sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| US5313110A (en) | 1994-05-17 |
| EP0505160A2 (en) | 1992-09-23 |
| EP0505160A3 (en) | 1993-03-31 |
| KR960005742B1 (ko) | 1996-05-01 |
| KR920019074A (ko) | 1992-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2741022B2 (ja) | パワーオンリセツトパルス発生回路 | |
| JP3277410B2 (ja) | パワーオンリセット回路 | |
| JP2561770B2 (ja) | 調節可能なクロック・チョッパ／エキスパンダ回路 | |
| US5198709A (en) | Address transition detector circuit | |
| JP2532740B2 (ja) | アドレス遷移検出回路 | |
| EP0368328B1 (en) | Address transition detector circuit | |
| JPH04291811A (ja) | ワンショットパルス生成回路 | |
| US4896056A (en) | Semiconductor IC including circuit for preventing erroneous operation caused by power source noise | |
| US5461334A (en) | Address transition detector circuit and method of driving same | |
| KR960006376B1 (ko) | 어드레스 천이 검출회로 | |
| US5841306A (en) | Pulse generator for generating output pulse of a predetermined width | |
| JPS5915208B2 (ja) | パワ−・オン・リセツト回路 | |
| JPS59117315A (ja) | パルス発生回路 | |
| KR100233331B1 (ko) | 신호천이검출회로 | |
| JPH056686A (ja) | 読み出し専用記憶装置 | |
| US5440257A (en) | Edge-detecting pulse generator | |
| KR100596872B1 (ko) | 내부전원전압 발생장치의 레벨 튜닝 회로 | |
| EP0424249A2 (en) | A trigger pulse generating circuit | |
| JP2895649B2 (ja) | 遅延回路 | |
| JPS61112419A (ja) | パルス幅変換回路 | |
| JPH07202664A (ja) | タイマー回路 | |
| JPH07202662A (ja) | パワーオンリセット回路 | |
| JP2885670B2 (ja) | Ｃｒ発振回路 | |
| KR100444316B1 (ko) | 반도체 메모리장치의 입력버퍼 | |
| JPH04347925A (ja) | パワーオンリセット回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981201 |